集成电路的设计与概述

  全定制设计是在晶体管级进行。如图 1-11-1(a)所示，设计与验证流程主要包括:电路设 计阶段采用特定的电路结构实现指定的功能，需要通过 SPICE 模拟验证电路是否满足功能 规范及性能指标;版图设计阶段手工绘制对应电路结构的版图，并需要进行设计规则检查 (DRC)、电气规则检查(ERC)以及版图与原理图对照检查(LVS);版图设计完成后，提 取带寄生参数的网表进行版图后模拟，验证版图设计是否达到性能指标。

  半定制设计流程主要分为系统设计、RTL 设计、综合、可测性设计、物理设计等阶段， 如图 1-11-1(b)。图中灰框表示设计流程中相应的验证工作。整个验证流程包括:从系统规范 出发，制订验证计划，设计流程中每一步验证工作均按照计划进行。系统级验证的目的是验 证系统设计建立的行为级模型是否满足功能规范，功能模拟验证 RTL 级设计的功能正确性， 等价性检验用于验证 RTL 级设计与综合后门级网表的功能等价性，物理设计阶段进行门级 模拟进一步确保功能正确，并通过静态时序分析验证系统是否满足时序要求，对芯片物理验 证确保所实现的设计对象没有违反物理设计规范。
  我们对半定制设计流程中的各个阶段做一个简要介绍。
(1)  系统设计阶段
  系统设计阶段需要根据产品目标的要求，确定诸如功能、性能、接口规格、环境温度及 功耗等规格，进行软硬件划分和总体结构的设计。
  为了达到系统设计指标并且充分利用硅器件特性达到最优的性价比，在进行系统设计 时，系统模块的划分以及算法结构设计需要考虑物理实现时的特性。
(2)  RTL 设计
  系统设计完成后，可以依据功能将整个芯片划分为若干功能模块，并用 VHDL 或 Verilog 等硬件描述语言实现各模块的设计。用抽象的类高级语言(硬件描述语言)对电路系统行为、 时序以及拓扑结构进行描述，大大提高了集成电路设计人员对系统复杂度的控制能力。
  RTL 描述后，可以使用模拟器对设计进行 RTL 级功能验证。 在模块级模拟基础上，进行模块对接和系统级互连，开发芯片系统级功能模拟码，并进
行系统级模拟。
(3)  逻辑综合
  确定 RTL 设计描述正确后，可以使用逻辑综合工具进行综合，转换成目标工艺库的门 级网表。综合过程中，需要选择适当的单元库(library)。
  综合技术利用了类似高级语言编译的思想，将较高层次硬件抽象向较低层次物理实现转 化，该过程很像高级语言转换成汇编直至微指令代码的编译过程。因此，综合技术在九十年 代初也被称为硅编译技术(silicon compile)。
  综合是约束驱动的，综合工具以 RTL 描述、约束和单元库为输入，产生满足约束的门 级网表。综合约束包括优化约束(如时序、面积、功耗)和设计规则约束(如最大电容、最 大转换时间、最大扇出)两大类。
  硬件描述语言的编码风格(coding style)是决定综合工具效率和网表质量的重要因素。 综合工具可以较好地进行局部优化，但不可能改变代码描述和算法结构。因此，RTL 编码 时，一定要注意采用好的编码风格。
  综合后可以进行系统级综合后模拟与静态时序分析。用静态时序分析工具对综合后网表 进行静态时序分析，提取 SDF 延时反标文件，进行综合后模拟。
  该阶段也可以对全芯片进行 FPGA 验证。选定 FPGA 验证平台，将网表下载到 FPGA中，验证实现的正确性。
(4)  可测性设计
  对综合后网表，一般要通过边界扫描、全扫描、BIST 多种手段实现可测性设计(design for testability ，简称 DFT)，确保芯片高故障覆盖率。
  通过可测性设计，可以有效提高内部电路节点的可控制性(controllability)和可观察性 (observability)，从而便于进行测试生成和测试。
(5)  物理设计

   物理设计在网表的基础上实现可用于投片的版图数据，一般按照布局规划、布局、布局优化和时钟树综合、预布线、布线、天线修复、布线优化、寄生参数提取、物理验证与交互 修改等步骤进行。在物理设计中，版图规划(Floorplanning)完成分组、分区、电源规划、引 脚排布等任务。布局(Placement)指将设计好的功能模块合理地安排在芯片上，规划好它们的 位置。布线(Routing)则指完成各模块之间互连的连线。在布局布线后可以进行参数提取，提 取线网的电阻(R)和电容(C)。
  在设计流程中逻辑综合及其以前的步骤称为前端，而版图规划、布局和布线等物理设计 工作称为后端。如果设计在布图后不能满足时序要求，就需要重新优化和综合，以满足时序 约束。随着互连延时所占比重增加，在前端和后端间以最少的迭代次数实现时序收敛成为关 键问题。综合时需要对线延时进行估计，传统的统计线负载模型存在估计不精确的问题。可以在实际布线前进行版图规划和参数估计，产生定制线负载模型，在综合阶段就可以基于定制负载模型，提高综合结果的质量。此外，将逻辑综合和布局结合在一起的物理综合技术也 是加速时序收敛的重要技术途径。