以太网接口无线通信的测试节点硬件和相关软件设计

   压力测试节点由以太网接口无线通信电路、ICP 传感器信号调理电路、采集存储电路以及电源管理电路等组成，如图 3.1 所示。无线通信电路主要是将数据通过无线局域网络传输给无线终端，以便测试人员对数据做相应的处理；信号调理电路对信号进行偏置、缩放以及放大；数字电路主要用于冲击波压力信号的采集和存储，具体测试节点实物如图 3.2 所示。系统软件是基于 labview 平台开发的应用程序，具备功能齐全，操作简单的特点，以下将从硬件和软件来阐述系统设计。

   3.1 以太网接口的无线通信电路设计

   以太网接口无线通信电路由以太网接口的驱动电路和以太网接口转 WiFi 模块电路组成。

   3.1.1 以太网驱动电路设计

  以太网驱动电路是采用 Wiznet 公司研制的 W5300 网络芯片设计而成，是用于桥接 MCU 和无线通信模块的中间电路模块。W5300 是一款 0.18um CMOS 工艺的单芯片器件，内部结构如图 3.3 所示，该芯片内部集成有 TCP/IP 协议和 10/100M 的以太网 MAC 和 PHY，可以快速简单的实现 Internet 连接，操作门槛低，简单易学，被广泛应用于高性能、低成本的嵌入式领域。W5300 主要特性有：

  1、W5300 支持 TCP、UDP、ICMP、IPv4、ARP、IGMP、Ethernet 等固件协议，支持混合网络TCP/IP 协议栈；

  2、W5300 通信数据存储器扩展到了 128K，最大能够使用 8 个端口进行数据通信；

  3、支持自动握手模式，分全双工和半双工两种模式；

  4、支持内置 PHY 和厂家 PHY 模式；

  5、具有可供选择的 8 位和 16 位数据总线接口模式；

  6、网络传输快，最高网络数据传输可达 50Mbps；

  7、主机接口模式有直接访问和间接访问两种；

  8、支持 LED 网络显示，同时具有网络连接状态和网络速度监测功能，时刻诊断 IP 地址是否冲突；

   （1） W5300 引脚介绍

   W5300 的管脚分布如上图 3.4 所示，主要管脚功能说明如下：

  CLOCK：系统时钟引脚，为芯片提供相应时钟；

  /CS：芯片控制信号，低电平有效，当芯片工作时，设置为低电平；

  /RD：读控制信号；

  /WR：写控制信号；

  /INT：中断请求信号，低电平有效，产生中断请求时(TCP 连接/断开,数据接收/ 发送,超时等)；

  ADDR[9:0]：10 位地址总线；

  DATA[7:0]和 DATA[15:0]分别为 8 位数据总线和 16 位数据总线，详细使用后面将介绍；

  OP_MODE[2:0]：内部 PHY 模式，配置内部 PHY 运行模式；

  TEST_MODE[3:0]：配置 W5300 PHY 模式和厂家测试模式；

  RESET：硬件复位信号，低电平有效，对 W5300 进行初始化时，RESET 至少应该保持 2us 以上，RESET 恢复时至少应该保持 10ms 才能使锁相环逻辑稳定，详细介绍将在后面软件设计讲解；

  TXOP/TXON：发送差分信号；

  RXIP/RXIN：接收差分信号；

  W5300 内部主要由 MR 寄存器、COMMON 寄存器、SOCKET 寄存器。模式寄存器寄存器主要设置 W5300 工作模式，诸如接口模式、发送缓存和接收缓存高地位交换、软件复位、数据总线的高低位交换以及地址访问等；COMMON 寄存器主要包括中断寄存器、中断屏蔽寄存器、本机硬件地址寄存器、网关 IP 地址寄存器、子网掩码以及本机 IP 地址寄存器等等；SOCKET 寄存器主要包括 Socket 模式寄存器、Socket 命令寄存器、Socket 中断寄存器以及 Socket 状态寄存器等等。

  （2） W5300 与 FPGA 接口介绍

  W5300 与 MCU 主机接口模式有直接访问地址模式和间接访问地址模式，用户可以很容易与主机接口。W5300 接口总线可以设置为 8 位数据总线或 16 位数据总线。在 8 位数据总线模式下，地址总线 ADDR[9:0]都有效，BIT16EN 必须接低电平，数据总线 DATA[15:8]悬空。在 16 位数据总线模式下，W5300 只是用 ADDR[9:1]，而 ADDR0 悬空，BIT16EN 可以悬空，内部有上拉电阻，也可以接上高电平。此外还可根据 TEST_MODE[3:0]配置内部 PHY 和外部 PHY，当使用内部 PHY 是 TEST_MODE[3:0] 都接地，这也是常用配置模式，使用内部 PHY 时，W5300 通过内部 Media Interface 的两路差分信号（RX+/RX-,TX+/TX-）与网络变压器相接，操作模式控制引脚 OPMODE[2:0] 全部拉低，此时，PHY 将工作在自动握手模式下。本文采用的是 16 位数据总线的直接访问地址模式，以太网接口与 FPGA 连接如图 3.5 所示：

   CS、WR、RD、RESET 分别为片选信号、读写控制信号、复位信号；ADDR、 DATA、OP_MODE、TEST_MOD 分别为地址总线、数据总线、工作模式和测试配置总线；BIT16EN 控制数据总线的位宽，高电平选择 16 位位宽，低电平选择 8 位位宽。本文采用的 16 位数据总线模式，因此，BIT16EN 应该接高电平，这里接入 3.3V，数据总线只需与 FPGA 的 16 个 I/O 相连，地址总线 ADDR[9:1]与 FPGA 相连，ADDR0 接地处理。W5300 内部集成了 PHY 模式，可以根据引脚 TEST_MODE[3:0]来选择内部 PHY 模式还是厂家测试模式，见表 3.1 所示

   本文选择内部 PHY 模式，内部 PHY 模式控制简单、操作也十分方便，因此， OP_MODE[3:0]全部接地处理，W5300 的系统工作时钟通过外部 25M 无源晶振来提供， W5300 在实际工作属于高速处理器件，内部带有锁相环逻辑电路和倍频单元，能将 25M 的时钟倍频到 150M 的高速时钟，锁相环在系统复位后一段时间能够建立稳定的高速时钟信号。此外，还可以根据 OP_MODE[2:0]的不同设置来控制内部 PHY 的工作模式，见表 3.2 所示,可以选择 W5300 内部工作模式，在本文，选择正常运行模式，通过 FPGA 给 OP_MODE[2:0]三个管脚都设置为低电平来实现。

   以太网接口电路主要由以太网驱动电路和网络接口电路两部分组成，如图 3.6 和图 3.7 所示。W5300 内部有电源调整系统，可以将 3.3V 转换为 1.8V 的输出电压，因此外部不需要额外提供 1.8V 的电源。在网络接口设计时，本文采用网络变压器和 LED 指示灯集于一体的 FC-256GYNL(RJ-45 座)，具有最低 2000V 的电气隔离，内部结构如图 3.8 所示，FC-256GYNL 的电磁设计满足所有物理层的要求，达到 IEEE802.3 及 ANSIX3.263 标准。为了更好的使内部 PHY 和网络变压器阻抗匹配，在发送信号正负极和接收信号正负极各接入 50 欧姆的电阻和 0.1uF 的电容到地，减小传输线上的阻抗和容抗。网络变压器主要作用：其一，增强信号，使传输距离更远；其二，使芯片与外部隔离，增强抗干扰能力；其三，当接入不同电平，不会对彼此设备造成影响。为提高以太网性能，接口信号布线尽量不要超过 25cm，差分信号线应尽量等长，且远离晶振等高频器件，差分信号线尽量保持平行，距离不要超过 100mil。

   （3） W5300 电源设计及其处理

   W5300 有 3.3V 模拟电源和 1.8V 模拟电源、3.3V 和 1.8V 数字电源。在电源设计是应考虑：3.3V 模拟电源在 VCC 与 GND 之间接入 10uf 的钽电容；每一个数字电源引脚都应接 0.1uF 的去耦电容。1.8V 模拟电源应该接 10uF 的钽电容，0.1uF 的去耦电容，过滤 W5300 内核电源噪声，1.8V 数字电源引脚接 0.1uF 的去耦电容。数字电源和模拟电源应隔离，本文采用 1uH 的铁氧化体磁珠电感进行数模电源隔离，如图 3.9 所示。此外，在 PCB 布板应考虑：数模电源线和底线布线尽量宽，去耦电容应尽量靠近电源管脚，才能达到好的去耦效果。

   3.1.2 以太网接口电路测试

   W5300 提供自动 ping 功能，只要 W5300 初始化完成就可以利用 Windows 平台下提供的 Dos 命令执行 ping 请求，检查 W5300 初始化是否成功，若计算机与 W5300 建立连接，绿灯一直亮，表示网络连接成功，黄灯闪烁表示有数据接收。采用 TCP&UDP 网络调试助手来进行数据收发的测试。图 3.10 和图 3.11 分别为 ping 测试结果和数据收发结果：

   3.1.3 无线通信电路设计

  （1）WiFi 模块的选型

   WiFi 模块是测试节点实现无线通信的核心，是构建无线网络成功与否的关键。目前，市面上出现了很多 WiFi 设备，有无线网卡，WiFi 模块等。无线网卡需要 ARM 驱动，但 ARM 功耗高，接口复杂，硬件电路庞大，并且底层驱动研发周期较长；WiFi 模块内部集成了 MCU 和 WiFi 射频收发芯片，高度集成了各种通信协议，只需简单做二次开发就可以使用。课题查阅相关资料以及在满足测试要求的条件下，选用以色列 iCHIP 公司的 BCM8000 WiFi 模块，模块有以太网接口、SPI 接口和串口三种接口方式，该模块完全独立的嵌入式无线网络接入设备，很容易集成到产品中，缩短了开发时间。模块实物和以太网接口分别如图 3.12 中图 a 和图 b 所示：

   该模块在 FPGA 控制下将打包好的数据通过无线回传给 AP，经过中继网桥无线传输到接入点 AP，最后通过有线网络传给 PC 机，用 Labview 应用软件打开进行数据显示和处理。BCM8000 WiFi 模块是一款能够将 TCP/IP 协议转换为 IEEE802.11b/g/n wireless 协议的网关模块，主要特性如下：

  1、内部集成了 TCP/IP 协议栈，支持 TCP 和 UDP 两种传输协议，模块既可以充当服务器，又可以充当客服端；

  2、内置 Flash 和 SDRAM 存储器；

  3、最大物理连接速率高达 150Mpbs；

  4、支持串口转 WiFi、串口转以太网以及以太网转 WiFi；

  5、支持 WEP 64/128bit、WPA/WPA2-PSK TKIP、AES；

  6、支持贴片天线和 IPEX 天线；

  （2）WiFi 模块接口设计

  BCM8000 WiFi 模块工作在 2.4GHz 频段具有高度集成、体积小、功耗低优点，集成了协议处理芯片和 802.11b/g WiFi 射频芯片组，支持多种省电模式，很适合用于冲击波压力测试。模块配有以太网接口（RMII）、SPI 和串口三种标准接口通信方式，工作电压为 3.3V。以太网数据传输速率快，正好适应于分布式压力测试数据量大的特点，因此，采用以太网接口作为 FPGA 和 WiFi 模块之间的通信接口，WiFi 模块接口电路采用 DM9161A 的以太网物理层（PHY）单芯片，具有功耗低和高性能特性，WiFi 模块接口电路以及 WiFi 模块和 FPGA 接口电路分别如图 3.13 和图 3.14 所示。

   （3）WiFi 模块参数配置

   WiFi 模块是测试节点接入无线网络的关键部分，在使用时需要配置相关参数，配置过程如下：

  1、传输协议选择。模块支持 TCP 和 UDP 两种传输协议。TCP 是面向连接层的传输协议，传输过程需要经过三次握手，适用于数据可靠性要求高的场合。UDP 传输协议是无连接传输协议，没有流控和校验控制，传输速度快，适用于数据可靠性要求低的场合。爆炸冲击波信号属于可靠性要求高的数据，因此，选着 TCP 作为无线传输协议。

  2、Server 和 Client 选择。系统采用 C/S 架构，将测试节点设为服务器，终端控制作为客户端。这样终端可以根据需求有效监控测试节点以至于不会造成网络拥堵。

  3、网络名称（SSID）：将无线接入点（AP）的网络设置为默认的 ubnt。

  4、IP 地址和端口号：系统采用基础网络架构，IP 地址设为 192.168.1.1XX（XX 为 0-99 的整数）。端口号的设定为 50XX（XX 为 0-99 的整数）。

  3.2 信号记录电路

  信号记录电路主要由信号调理电路和信号采集存储电路以及电源电路组成，信号调理电路主要由信号 ICP 传感器激励电源、信号偏置、缩放以及增益可调部分组成；信号采集存储电路主要由 AD 转换、SDRAM 存储等电路组成。

  3.2.1 冲击波信号调理电路设计

  冲击波信号具有上升沿陡峭、频谱宽的特性，这就要求传感器具有很快的响应时间和动态特性[41-42]，选用美国 PCB 公司 113 系列 ICP 传感器，该类型传感器具有上升时间短、频谱宽，十分适合冲击波测试。ICP 传感器是一种内置集成电路的压电传感器，动态电压输出范围为±5V，外加 8V-14V 的直流偏置，主要性能指标见表 3.3。

   信号调理电路由 ICP 传感器激励电路、增益可编程电路、信号偏置电路、滤波电路组成，主要完成信号的直流滤波、偏置、放大和低通滤波。

  （1）激励电源

   ICP 压力传感器需要 20～30V 的恒定驱动电压，电路采用 8.4V 锂电池供电，采用 tps61170 升压芯片设计了升压电路，实现了 8.4V 到 24V 升压变换电路，电路图如图 3.15 所示：

   （2）偏置、缩放、增益可编程电路

   本文采用 ti 公司的高增益带宽积运算放大器 OPA2350，设计了带偏置、缩放和增益可编程电路，可编程增益控制芯片 MAX4638，可实现 8 种增益可调，具体电路图如图 3.16 所示：

   该电路实现了信号衰减、偏置以及增益可编程，具体输入信号和输出信号关系为：

   式 4.1 中的Vmid 电压为 1.25V，电路可输出 1.25V 的偏置电压， R13和 R16 分别取值 69.8K 和 10K,构成八分之一信号衰减，增益    ，增益大小由 A2A1A0 决定。  

  （3）低通滤波电路

   经 OPA2340 运算放大器放大的信号存在大于 250kHz 的噪声，本文采用二次 Sallen-Key 阶低通滤波器（LPF），设计了具有滤出高频噪声的低通滤波器，如图 3.17 所示。按照冲击波截止频率为 250kHz 来计算，截止频率可表示为：。式中， 14 15 17 18 R  R ,C  C ,所以取 14 15 R  R  9.09k ，得出 17 18 C  C  68pF ，RF  RF  36k ，调理电路最终输出电压与传感器输出信号的关系为：

   所以调理电路总偏置为 1.25V。

   3.2.2 数字电路

   本文主控芯片选择 Xillinx 公司的 Spartan-6 系列芯片 XC6SLX9。XC6SLX9 是一种低成本高容量的 FPGA,它是 TQG144 封装的，总共有 144 个引脚，该系列的 FPGA 时钟频率高达 400MHz，支持 SPI Flash 和 Nor Flash 配置，操作十分简便。

  （1）时钟电路

   时钟在时序逻辑电路设计至关重要，只有稳定的时钟信号，系统才能稳定可靠的工作，参照 XC6SLX9 资料设计的系统时钟电路如图 3.18 所示：

   （2）A/D 转换电路设计

   根据功耗、性能和可靠性要求，选用 Analog Device 公司的 12 位转换精度、高速、低功耗、逐次逼近型转换器 AD7482，最大吞吐量可达 3Msps。内部集成了低噪声、宽带宽采样-保持放大器。AD7482 采用先进的电源管理技术，在高速采集下仍能保持较低的功耗。根据数据手册具体电路设计如图 3.19 所示。

   （3）存储电路

   本文选用美光公司 MT48LC8M16 动态存储器，该存储器总容量为 16Mbyte，具有读写速度快、密度大等优点，很适用冲击波瞬态信号的存储。存储器操作主要涉及控制命令、地址信号和数据信号，需要严格按照时序来实现写入、读出和刷新等功能，具体与 FPGA 连接电路如图 3.20 所示：

   （4）USB 接口电路

   USB 接口电路采用 FTDI 公司的 FT245RL 来实现 USB 通信，该芯片体积小，内部集成了 USB2.0 协议，时序控制十分简便，很容易实现串行数据和并行数据之间的相互   转换，最大传输速率可达 1Mb/s，具体电路如图 3.21 所示。

   （5）下载链路配置接口电路

   Spartan-6 掉电后数据不能保存，上电后需要重新配置参数，Spartan-6 支持多种配置芯片，本文选择 XCF04S 配置芯片来完成 FPGA 主串模式配置,配置电路如图 3.22 所示:

   3.3 系统电源电路

   电源管理电路为系统提供了稳定可靠的的电源，系统需要多种电源，本文采用 SPX1117 系列的稳压芯片来设计了 5V、3.3V、1.2V 电源，如图 3.23 所示。为了防止数模电压干扰，将模拟 5V 电压和数字 5V 电压采用 10uH 的磁珠电感连接，在 PCB 布板时单点连接。

   为保证 FPGA 芯片稳定工作，对其相应的电源管脚应进行了电容去耦处理，如图 3.24 所示。

   模拟电路和数字电路设计完，完成焊接和调试，已达到相应测试要求，电路实物如图 3.25 所示：

   3.4 系统关键软件设计

   本课题系统软件设计包括测试节点的 FPGA 控制程序和控制终端应用程序两大部分。测试节点控制程序主要是 FPGA 内部时序逻辑电路设计，主要实现各个功能模块的初始化，完成数据的采集存储，通过无线传输或 USB 接受控制终端发出的控制指令并在相应指令下将数据通过无线或 USB 将数据回传到终端。控制终端应用程序主要是基于虚拟仪器技术，在 Labview 软件平台开发而成的。Labview 是一种用图表代替文本编程而创建应用程序的编程语言，内部集成了大量数据采集、分析、处理和 TCP/IP 协议等软件包，能够方便快捷构建整个测试系统。应用程序主要功能是通过无线通信或 USB 来设置测试节点的工作参数以及回收测试节点存储的数据，显示曲线并完成数据处理。

  3.4.1 FPGA 主程序

  主程序主要包括时钟管理、AD 采集控制、内触发电平比较、负延时、SDRAM 控制，USB 通信控制、W5300 发送数据和接收数据控制，具体软件流程如下图 3.26 所示

   如上图 3.26 所示，首先给测试节点系统上电，让内部程序完成 W5300 控制、AD采集控制以及 SDRAM 等控制模块的初始化，然后等终端应用程序指令，当测试节点通过 USB 或无线收到应用程序设置工作参数指令时，FPGA 主控程序收到并解析命令，对测试节点进行工作参数的设定（放大倍数、采样频率、存储长度，负延时、定时等参数），参数设定好后系统处于休眠状态，定时时间到系统便进入待触发状态，等待试验。当有压力信号过来，传感器将压力信号转化为电压信号，经过信号调理电路在与预设的触发电平比较，大于触发电平就启动计数器，同时进入存储状态，当计数器到达存储长度时，停止计数，AD 停止采集，此时 SDRAM 不断自我刷新，等待数据回收指令。此时测试节点根据指令判断是 USB 通信还是无线通信，若检测到低电平，则表示选择无线通信， AP 接收测试节点发来的测试数据，解析后传给控制终端，并在应用程序显示曲线或数据处理等。

  以下主要介绍以太网接口模块的软件设计，主要包括 W5300 内部寄存器配置、 W5300 复位、初始化、Socket 连接建立以及数据发送和数据接收五部分组成

  （1） W5300 内部寄存器配置

   W5300 能够实现 TCP、UDP、ICMP、IGMP 等多种协议的传输，当然要实现不同协议的传输就要通过配置内部寄存器来实现，W5300 内部集成固件协议栈，因此，比其他没有集成固件协议栈的网络芯片实现以太网连接快容易很多。由于本文采用直接访问模式，W5300 寄存器配置主要包括模式寄存器、通用寄存器配置和 Socket（端口寄存器）寄存器配置，通用寄存器配置主要完成 W5300 的初始化，Socket 寄存器配置主要实现 Socket 的初始化。W5300 内部寄存器众多，只有正确配置相应寄存器的参数值，才能发挥相应的功能。

   W5300 工作流程如图 3.27 所示，W5300 软件设计主要包括芯片的复位、初始化、打开 Socket、发送数据和接收数据。

   （2） W5300 复位

   W5300 在工作之前需要进行系统复位，且复位时间保持至少 2us 以上的低电平，然后在将 RESET 信号拉高，RESET 信号需要等待至少 50us 以上，当锁相环输出时钟稳定，此时便可进行系统初始化。W5300 复位有两种方法：一种是通过外部电路复位，但是这样操作由于复位按钮抖动等因素而不稳定，因此本文采用软件复位，复位时间设为 2s，复位后的等待时间设为 1ms。FPGA 实现复位时序如图 3.28 所示：

     （3） W5300 复位初始化  

      W5300 初始化是对寄存器赋值的过程，其中涉及到的寄存器有 MR(模式寄存器)、 IMR（中断屏蔽寄存器）、SHAR（本机硬件地址寄存器）、GAR（网关 IP 地址寄存器）、 SUBR（子网掩码寄存器）以及 SIPR（本机 IP 地址）和 DIPR（目的 IP 地址）。本设计采用的是 16 位数据总线直接访问模式，因此模式寄存器设置为 0xB800，中断屏蔽寄存器设置为 0xFFFF，不屏蔽任何中断。网络参数配置如表 3.4 所示：

   （4） 建立 Socket 连接

   W5300 初始化完成后就可以打开 Socket 进行数据的发送和接收了，本文对 W5300 设计为 TCP 服务器模式，在建立 Socket 连接前需要对 Socket0 进行初始化,通过对寄存器 Sn_MR(7:0)的低四位进行参数设置，本文设置为 0001，向 Sn_CR 命令寄存器写入 0x01，执行 OPEN（打开端口）命令，如果 Socket0 的状态寄存器 S0_SSR 的值变为 SOCK_INIT，则 Socket0 初始化成功；再向端口 0 命令寄存器 Sn_CR 命令寄存器写入 0x02，执行 LISTEN（侦听）命令，若状态寄存器的值变为 SOCK_LISTEN，则侦听成功；再向命令寄存器 S0_CR 命令寄存器写入 0x04，请求建立连接，当状态寄存器 S0_SSR 的值变为 SOCK_ESTABLISHED，则连接建立成功，此时，就可以进行数据传输了。

   （5） W5300 发送数据

   W5300 收到 FPGA 发送数据指令时进入数据发送状态，数据发送流程如图 3.29 所示，首先将要发送的数据字通过 S0_TX_FIFOR 读取到 SOCKET0 的 TX 寄存器中，然后将发送数据字节长度值写入 SOCKET0 的长度寄存器中 S0_TX_WRSR 寄存器中，通知 W5300 需要向上位机发送数据的字节数。最后向端口 0 命令寄存器（ S0_CR）写入十六进制数 0x20 后，发送 SEND 命令，W5300 收到命令后将收到的数据进行协议处理后并发送至网络，数据发送完成后，SOCKET0 中断寄存器 S0_IR 产生 SEND_OK 中断指令，软件清除中断后表明完成一次发送。W5300 时序图和写时序要求分别如图 3.30 和表 3.5，FPGA 实现 W5300 发送时序如图 3.31 所示：

   （6） W5300 接收数据

   当 W5300 收到 FPGA 发送的接收数据的指令时，此时系统进入接收数据状态，程序流程如图 3.32 所示，首先获取 Sn_RX_RSR 状态寄存器的值，判断值是否为 0，若为 0 则继续判断，反之，则说明 SOCKET0 的 RX 寄存器中收到了值，要进一步判断 SOCKET0 模式寄存器 Sn_MR(15:0)中第八位是否为 0，若 Sn_MR(ALIGN)=0，则从 SOCKET0 的 RX FIFO 寄存器 S0_RX_FIFOR 中读出需要接收的数据字节长度，得到数据字节长度信息要将其转换为数据字长度，此数据字长度可以作为 S0_RX_FIFOR 中接收数据字个数的循环变量，当其为 0 时，向向端口 0 命令寄存器（S0_CR）中写入十六进制数 0x40，执行接收数据 RECV 指令，W5300 整个接收数据过程完成。W5300 时序图和写时序要求分别如图 3.33 和表 3.6， FPGA 实现 W5300 数据接收时序如图 3.34 所示：

   3.4.2 控制终端应用软件

   控制终端作为应用软件的实现平台，主要应用其强大的硬件资源和强大的数据处理能力，系统本身集成各种网络通信协议，通过网口或无线网卡很容易接入无线局域网络。应用程序是在 Labview 平台上开发的，主要控制界面如图 3.35 所示，具体由控制模块、数据采集、数据可视化和数据处理四部分组成。控制模块主要完成测试节点工作参数的设置（放大倍数、采样频率、存储长度、负延时等）和系统软件触发；数据回收可以通过无线传输或者 USB 接口获取；数据可视化包括数据的获取、图形化显示、缩放以及移动等；数据处理主要由反滤波处理、积分处理、特征值计算、频谱分析和场重建，图 3.36 为终端应用程序操作界面，图 3.37 图中的 a、b、c 分别无线参数设置界面、无线参数回读和无线数据读取显示界面。

   3.5 本章小结

   本章首先介绍了以太网接口无线通信的分布式测试节点硬件设计，然后着重说明了以太网接口的无线通信电路设计，包括基于 W5300 以太网接口电路设计，无线模块的选择，无线模块接口电路设计，随后介绍了信号记录电路，包括传感器调理电路、采集存储电路，系统电源管理电路等电路模块，最后介绍了系统关键软件设计，包括 W5300 驱动程序设计以及终端应用软件设计。