完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
大家好,我在用 Basys3 做一个简单的电路时,发现一个问题。
程序代码: module Pmod_Top( 约束文件:
问题: 用示波器查看 JA1 口,发现上升沿和下降沿时间都太长了,导致波形严重失真。 有没有人知道为什么呢?在此感谢大家。 |
|
相关推荐
3个回答
|
|
|
没有加配置文件
最佳答案
|
|
|
|
|
|
约束文件:
|
|
|
|
|
|
太长?多长?你信号的输入输出这个看上去像是时钟啊,时钟不加周期约束不用走专用管脚进来吗?XILINX的片子?时钟可以直接送出去不用过ODDR?看来只是当做普通信号处理的,信号失真或许也是有的
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 06:06 , Processed in 0.925966 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
517