发 帖  
[问答]

vhdl 仿真 测试,这个clk din reset 值怎么编写程序 才能得到那个波形图?

3794

QQ图片20180406162624.png (26.57 KB, 下载次数: 11)

计步器VHDL仿真测试程序

QQ图片20180406162629.png (20.52 KB, 下载次数: 11)

计步器VHDL仿真测试程序

QQ图片20180406162636.png (18.01 KB, 下载次数: 10)

最终结果
2018-4-6 16:29:00   评论 分享淘帖 邀请回答 举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表