高速 ADC/DAC 测试原理及测试方法

  随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等要求的不断提高，对于高速、高精度的 ADC、DAC 的指标都提出了很高的要求。比如在移动通信、图像采集等应用领域中，一方面要求 ADC 有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。因此，保证 ADC/DAC 在高速采样情况下的精度是一个很关键的问题。ADC/DAC 芯片的性能测试是由芯片生产厂家完成的，需要借助昂贵的半导体测试仪器，但是对于板级和系统级的设计人员来说，更重要的是如何验证芯片在板级或系统级应用上的真正性能指标。

  ADC  的主要参数
  ADC 的主要指标分为静态指标和动态指标 2 大类。静态指标主要有：
  • Differential Non-Linearity (DNL)
  • Integral Non-Linearity (INL)
  • Offset Error
  • Full Scale Gain Error
  动态指标主要有：
  • Total harmonic distortion (THD)
  • Signal-to-noise plus distortion (SINAD)
  • Effective Number of Bits (ENOB)
  • Signal-to-noise ratio (SNR)
  • Spurious free dynamic range (SFDR)
二、ADC  的测试方案

  要进行 ADC 这些众多指标的验证，基本的方法是给 ADC 的输入端输入一个理想的信号，然后对 ADC 转换以后的数据进行采集和分析，因此，ADC 的性能测试需要多台仪器的配合并用软件对测试结果进行分析。下图是一个典型的 ADC 测试方案：

  如图所示，由 Agilent 的 ESG 或 PSG 做为信号源产生高精度、高纯净度的正弦波信号送给被测的 ADC 做为基准信号，ADC 会在采样时钟的控制下对这个正弦波进行采样，变换后的结果用逻辑分析仪采集下来。ESG 或 PSG 是非常纯净的模拟源，其相噪特性非常优异，因此可以产成非常纯净的正弦波，以下是 PSG 的相噪特性：

  对于高精度 ADC 的测试来说，测试中需要对 ESG 或 PSG 产生的信号进行进一步的滤波以滤去谐波和杂散信号，滤波器的参数要根据用户实际使用的信号频率范围选择。对于高精度的 ADC 来说，采样时钟的抖动对于测试结果的影响非常大，因此测试中还需要高质量的码型发生器或信号发生器来产生 ADC 的采样时钟。采用码型发生器的好处是可以直接输出差分的方波信号，和 ADC 芯片接口比较方便。以下是 8113X 码型发生器的主要时钟指标：

  码型发生器由于是数字源，其时钟抖动很难控制到 1ps 以下，因此对于有12bit 或更高精度的测试要求时，需要使用 ESG 或 PSG 作为时钟源，ESG 或 PSG是高质量的模拟源，所以其相噪指标非常好.抖动相当于相噪的积分，因此 PSG产生的时钟抖动可以<1ps。但由于 ESG/PSG 只能产生单端正弦波信号，所以和ADC 接口时有时需要相应的转换电路，这个可参考芯片厂家的参考设计。

  由于 ADC 的模拟部分对于数字噪声非常敏感，因此 ADC 的供电要模拟和数字部分分开，PCB 板上还要对模拟部分电源做充分滤波。测试中需要采用高质量的线性电源供电，Agilent 的 E363X 或 E364X 系列都可以满足要求。

  ADC 转换后的结果要通过逻辑分析仪采集下来，逻辑分析仪工作在状态采样模式，需要使用的通道数取决于 ADC 的位数，状态采样率取决于 ADC 的采样率，存储深度取决于采样率和要分析的频率分辨率，同时逻辑分析仪还要能在高速数据传输率下提供可靠灵活的连接。Agilent 的 16900 系列逻辑分析仪配合高性能的 16950B 采集模块和 SoftTouch 探头是一个很好的选择。

  ADC 的静态指标是对正弦波的采样数据进行幅度分布的直方图统计间接计算得到，如下图所示，理想正想波的幅度分布应该是左面的形状，由于非线性等的影响，分布可能会变成右边的形状，通过对直方图分析可以得出静态参数的指标。

  以下是 DNL 和 INL 的计算公式：

  ADC 的动态指标是对正弦波的采样数据进行 FFT 频谱分析间接计算得到。一个理想的正弦波经 A/D 采样再做频谱分析可能会变成如下图的形状，除了主要的正弦波分量以外还产生了很多噪声、谐波和杂散，通过对这些分量的运算，可以得到 ADC 的动态参数。

  下面是动态参数的计算公式：

  ADC 产生的测试数据被逻辑分析仪捕获下来送到测试软件进行分析，这要求逻辑分析仪有比较高的状态采样率和一定的存储深度并能和被测板进行可靠的信号连接。测试软件是基于 Agilent 的 VEE 编程环境，实现的功能是对整个测试系统进行控制并对测试结果分析。下图是静态参数的分析结果举例：

  下图是一个 ADC 动态参数测量的结果举例：

四、ADC  测试的配置方案
  以下是一个推荐的 ADC 测试系统配置，列出了测试中需要的主要仪器。
  正弦信号源：E8257D with UNX option；
  正弦时钟源：E4438C with UNJ option；
  逻辑分析仪：16901A＋16950B+探头（E5390A、E5382A）；
  电源：E3631A;
  软件: ADC 测试软件
  其它：GPIB 电缆、82357 等
  根据不同的测试精度、频率、采样率需求，这个配置可能会有相应变化，也有可能会有不同的选件。测试中的 ADC 测试板、滤波器、时钟变换电路、电缆等附件未包括在内。
五、DAC  的主要参数
  DAC 的作用是和 ADC 相反，是把数字量转换成模拟量，虽然有模拟和数字的区别，但是 DAC 要测试的主要指标与 ADC 类似，也分为静态指标和动态指标 2大类。静态指标主要有：
  • Differential Non-Linearity (DNL)
  • Integral Non-Linearity (INL)
  • Offset Error
  • Full Scale Gain Error
  • Conversion Rate
  • Settling Time
  • Rising/Falling Time
动态指标主要有：
  • Total harmonic distortion (THD)
  • Signal-to-noise plus distortion (SINAD)
  • Effective Number of Bits (ENOB)
  • Signal-to-noise ratio (SNR)
  • Spurious free dynamic range (SFDR)
六、DAC  的测试方案

  对于 DAC 来说，测试方法正好和 ADC 相反，是在输入端加数字激励信号，在模拟输出端测试其输出性能的指标。下图是一个 DAC 的测试方案：

  测试中使用 16800 或 16900 逻辑分析的码型发生功能产生需要的测试码型，16800 或 16900 逻辑分析的码型发生器最多可以产生 48 路并行的码型激励，其数据速率最大 300Mb/s，最大码型深度可以达到 16M，因此可以产生非常复杂的高速并行码型,其支持的逻辑电平主要有 TTL/CMOS/ECL/PECL/LVDS 等。下图是16901A 逻辑分析仪和码型发生模块 16720A。

  当需要更高速率的码型时，可以使用 Agilent 的高速并行误码仪ParBert81250 提供的高速多通道的数字码型。81250 是基于 VXI 机箱的多通道误码仪，利用其码型发生功能最多可以同时产生 132 路 675Mb/S 以下的数字信号，或最多66 路3.35Gb/S 以下的数字信号，或最多 30 路13.5Gb/S 以下的数字信号。下图是 81250 的外观。

  测试中用 81130 码型发生器产生逻辑分析仪和 DAC 需要的转换时钟。