完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
有没有大佬用过cycloneII的lvds_rx接收器?我设置的内置PLL模式,2通道,解串系数7。时钟为43.75MHz,请问align是做什么用的?正常情况下rx_inclock和rx_outclock应该满足什么关系?
|
|
相关推荐
3个回答
|
|
你这是LVDS还是SerDes?
|
|
|
|
|
|
|
|
LZ 有没有 碰到 传输 字对不齐的情况,怎么解决
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-6 09:06 , Processed in 0.661802 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号