采样／保持

   在模拟信号输入通道中，是否需要加采样／保持器，取决于模拟信号的变化频率和 Ａ／Ｄ 转换的孔径时间。对快速过程信号，在最大孔径误差超过允许值时，必须在 Ａ／Ｄ 转换器前加采样／保持器，如对１０Ｈｚ信号进行采样，对于１２位分辨率、孔径误差小于１／２ＬＳＢ时，Ａ／Ｄ转换必须为２μｓ或更快，因此对这个频率或更高频率信号进行采集，就须加采样／保持器。但如果采集的是缓变信号，并有意识地想利用双积分型的 Ａ／Ｄ转换器滤除高频干扰，此时可不加采样／保持器。总之，是否加采样／保持电路，完全取决于使用对象。当然，如果用户设计的是通用型数据采集系统，为满足不同信号的输入，建议在 Ａ／Ｄ转换前加上采样／保持电路。
  １．采样／保持原理
   采样保持器的作用是：在采样期间，其输出能跟随输入的变化而变化；而在保持状态，能使其输出值保持不变。如图５．３１所示，在ｔ１ 时刻前，处于采样状态，输出信号ｕｏ 与输入ｕｉ 保持同步变化，而在时间ｔ１，此时处于保持状态，输出电压恒值保持在Ａ２ 不变；而在ｔ２ 时刻，保持结束，新一个采样时刻到来，ｕｏ 又随ｕｉ 同步变化，直至时刻ｔ３ 新的保持信号到来，Ｓ断开，ｕｏ 保持Ａ３ 的电位不变。
   因此，利用采样／保持器，在启动 Ａ／Ｄ变换时，保持住输入信号，从而可避免 Ａ／Ｄ转换孔径时间带来转换误差；在进行多路信号瞬态采集时，可利用多个采样保持器并联，在同一时刻发出一个保持信号，则能得到某一瞬时各路信号的瞬态值，然后在分时对保持信号进行转换，得到所需的值。
   图５．３２为一最简单的采样保持电路，当开关Ｓ闭合时，Ｕｉ 通过限流电阻向电容充电，在电容值合理的情况下，Ｕｏ 随Ｕｉ的变化而变化；而当Ｓ断开时，由于电容Ｃ有一定的容量，此时输出Ｕｏ保持输入信号在Ｓ断开瞬时的电平值。
   由上述分析也可知，电容Ｃ 对采样保持的精度有很大影响，如果电容值过大，则其时间常数大，当信号变化频率高时，由于电容充放时间大，将会影响输出信号对输入信号的跟随特性，而且在采样的瞬间电容两端的电压会与输入信号电压有一定的误差。而当处于保持状态时，如果电容的漏电流太大，负载的内阻太小，都会引起保持信号电平的变化。
   为使采样／保持器有足够的精度，一般在其对输入级和输出级均采用缓冲器，以减少信号源的输出阻抗，增加负载的输入阻抗。在电容的选择时，使其容量大小适宜，以保证其时间常数适中，并选用漏泄小的电容。
   采样保持电路可以用分离元件组成，也可直接选用集成采样／保持器，在选用时，要考虑下列因素：
   １）孔径时间。在采样保持器中，由于模拟开关有一定的动作滞后，从保持命令发出到模拟开关断开的时间叫孔径时间，它会导致 Ａ／Ｄ采样时间被延迟。
   ２）捕捉时间。采样／保持器的状态逻辑控制信号由保持电平转换成采样电平后，其输出电压由原保持值过渡到此时输入信号值所需的时间称为捕捉时间，它包括模拟开关的导通延迟时间和建立跟踪的稳定过程时间。显然，Ａ／Ｄ转换的采样周期必须大于捕捉时间，才能保证采样阶段充分地采集到输入模拟信号。
   ３）保持电压的变化。在保持期间，由于保持电容的漏电会使保持电压不断地衰减或上升，保持电压变化率为




     控制电路中 Ａ３ 主要起到比较器的作用，其中７脚为参考电压，当输入控制逻辑电平高于参考端电压时，Ａ３ 输出一个低电平信号驱动开关 Ｓ闭合，此时输入信号经 Ａ１ 后跟随输出到Ａ２，再由输出端跟随输出，同时向保持电容（接６端）充电；而当控制端逻辑电平低于参考电压时，Ａ３ 输出一个正电平信号使开关断开，以达到非采样时间内保持原来输入的目的。此时，Ａ１，Ａ２ 是跟随器，其作用主要是对保持电容输入和输出端进行阻抗变换，以提高采样／保持器的性能。
   与ＬＦ３９８结构相同的还有ＬＦ１９８，ＬＦ２９８等，它们都是由场效应管构成，具有采样速度高、保持电压下降慢以及精度高等特点。当作为单一放大器时，其直流增益精度为０．００２％，采样时间小于６μｓ时精度可达０．０１％；输入偏置电压的调整只需在偏置端（２脚）调整即可，并且在不降低偏置电流的情况下，带宽允许１ＭＨｚ，其主要技术指标有：
   １）工作电压：±５～±１８Ｖ。
   ２）采样时间：≤１０μｓ。
   ３）可与 ＴＴＬ，ＰＭＯＳ，ＣＭＯＳ兼容。
   ４）当保持电容为０．０１μＦ时，典型保持步长为０．５ｍＶ。
   ５）低 输 入 漂 移，保 持 状 态 下 输 入 特 性不变。
   ６）在采样或保持状态时高电源抑制。
   图５．３５为典型应用图。在有些情况下，还可采取二级采样保持串联的方法，根据选用不同的保持电容，使前一级具有较高的采样速度而后一级保持电压下降速率慢，二级结合构成一个采样速度快而下降速度慢的高精度采样／保持电路，此时采样总时间为两个采样／保持电路时间之和。