发 帖  
原厂入驻New
[讨论]

EDA技术在智能晶闸管触发电路中的应用

2008-6-25 09:59:28  3471
分享
<p>&nbsp;
<p><b>1 三相晶闸管相控触发电路工作原理</b></p>
<p>触发电路的主要功能是根据电源同步信号以及控制信号来实现对晶闸管的移相控制。</p>
<p>对于三相全控整流或调压电路,要求顺序输出的触发脉冲依次间隔60°。本设计采用三相同步绝对式触发方式。根据单相同步信号的上升沿和下降沿,形成两个同步点,分别发出两个相位互差180°的触发脉冲。然后由分属三相的此种电路组成脉冲形成单元输出6路脉冲,再经补脉冲形成及分配单元形成补脉冲并按顺序输出6路脉冲。<b><br/><br/><br/><br/>2 EDA设计的实现</b></p>
<p>此单元模块包括PULSE(脉冲形成、调制及保护)模块和PULSE_ASSIGN(补脉冲形成及脉冲分配)模块。整个电路由三组相同的单相触发脉冲形成电路组成,各相形成正负两路触发脉冲,6路脉冲经补脉冲形成及分配模块形成6路双窄补脉冲输出。根据同步信号a_input(或b_input,c_input)输入的上升沿或下降沿到来时刻,采用九位计数器计数。当计数值与pulse_input端(相位控制信号输入端)输入的数值相等时则输出相应的触发脉冲。将外接系统时钟进行分频作为调制脉冲对触发脉冲进行调制。当保护端pulse_enable输入为‘1’时,不输出触发脉冲,为‘0’时则正常输出,以此来实现保护功能。基本原理框图如图1所示。</p>
<p>2.1 PULSE模块</p>
<p>此模块完成脉冲形成、调制及保护功能。次模块电路如图2所示,分为4部分,即A部分将同步控制脉冲信号Syn_A转换为正负半周同步控制电平。</p>
<p>B部分完成移相功能。C255是255进制的计数器,其时钟Clk2为25kHz,计数结果通过比较器T1及T2与输入相位控制信号data进行比较。以此实现移相功能。</p>
<p>C部分通过25进制计数器C25实现脉宽形成功能。通过在线改变内部参数还可以改变脉冲宽度。</p>
<p>D部分实现脉宽调制功能。<br/><br/>下面给出B部分VHDL硬件描述语言程序:</p>
<p>LIBRARYieee;</p>
<p>USEieee.std_logic_1164.all;</p>
<p>USEieee.std_logic_arith.all;</p>
<p>USEieee.std_logic_unsigned.all;</p>
<p>ENtiTYpulseIS</p>
<p><a href="http://www.qooic.com/detail-PORT.html" target="_blank">PORT</a></p>
<p>(clk2:instd_logic;</p>
<p>syn_output1:instd_logic;</p>
<p>syn_output2:instd_logic;</p>
<p>pulse_data:instd_logic_vector(7downto0);</p>
<p>out1,out2:outstd_logic</p>
<p>);</p>
<p>ENDpulse;</p>
<p>ARCHITECTUREaOFpulseIS</p>
<p>signalout1,out2:std_logic;</p>
<p>signalcount1,count2:std_logic_vector(7downto0);</p>
<p>BEGIN</p>
<p>pulse_generator1:process(clk2)</p>
<p>begin</p>
<p>IFsyn_output1='0'THEN</p>
<p>count1&lt;="11111110";</p>
<p>out1&lt;='0';</p>
<p>elsif(clk2'eventandclk2='1')then</p>
<p>count1&lt;=count1-1;</p>
<p>if(count1&gt;pulse_data)then</p>
<p>out1&lt;='0';</p>
<p>else</p>
<p>out1&lt;='1';</p>
<p>count1&lt;="00000000";</p>
<p>endif;</p>
<p>endif;</p>
<p>ENDPROCESSpulse_generator1;</p>
<p>pulse_generator2:process(clk2)</p>
<p>begin</p>
<p>IFsyn_output2='1'THEN</p>
<p>count2&lt;="11111110";</p>
<p>out2&lt;='0';</p>
<p>elsif(clk2'eventandclk2='1')then</p>
<p>count2&lt;=count2-1;</p>
<p>if(count2&gt;pulse_data)then</p>
<p>out2&lt;='0';</p>
<p>else</p>
<p>out2&lt;='1';</p>
<p>count2&lt;="00000000";</p>
<p>endif;</p>
<p>endif;</p>
<p>ENDPROCESSpulse_generator2;</p>
<p>enda;<br/><br/>2.2 PULSE_ASSIGN模块</p>
<p>此模块完成补脉冲形成及脉冲分配功能。为了保证整流桥合闸后共阴极组和共阳极组各有一晶闸管导电,必须对两组中应导通的一对晶闸管同时发触发脉冲。例如当要求VT1导通时,除了给VT1发触发脉冲外,还要同时给VT6发一触发脉冲;触发VT2时,必须给VT1同时发一触发脉冲等。</p>
<p>补脉冲形成方案如下:</p>
<p>out1&lt;=in1orin6;</p>
<p>out2&lt;=in6orin3;</p>
<p>out3&lt;=in3orin2;</p>
<p>out4&lt;=in2orin5;</p>
<p>out5&lt;=in5orin4;</p>
<p>out6&lt;=in4orin1;</p>
<p>其中:in1,in2,in3,in4,in5,in6分别对应PULSE模块的A相正负脉冲,B相正负脉冲、C相正负脉冲输出。out1,out2,out3,out4,out5,out6输出到对应整流电路中的1-6号晶闸管。<b><br/><br/>3 仿真及实验结果</b></p>
<p>为了检验上述设计的有效性及可行性,分别按程序软件仿真、单相实际电路测试和三相闭环系统对该触发器的性能进行了检验,并取得了良好的仿真及实验结果。</p>
<p>3.1 仿真结果</p>
<p>应用altera公司的MAXPLUSII软件对上述程序进行了仿真。图3是6路触发脉冲电路的仿真波形。a_input,b_input及c_input分别是间隔120°的三相同步输入信号;1,2,3,4,5,6分别是对应1-6号晶闸管门极的触发器输出信号,可见该结果是比较理想的。</p>
<p>3.2 单相实验测试波形</p>
<p>针对上述的仿真结果,组成硬件实验电路进行了测试。图4给出了典型控制角时A相同步信号及其相应的1号晶闸管触发脉冲波形。为了使波形更清楚些,此处给出的是没有进行调制的触发脉冲波形。<b><br/><br/>4 在三相整流系统中的应用情况</b></p>
<p>应用前述触发脉冲形成电路及所编程序构成三相晶闸管触发器,用于三相全控整流系统中。所用晶闸管型号为日本三社电机公司生产的<a href="http://www.qooic.com/detail-PK55F120.html" target="_blank">PK55F120</a>,阻性负载。结果获得输出电压的连续调节,调压范围可以从0V到额定输出电压510V内调节,对应触发控制角α为0°~120°,实验证明了该触发器可以稳定运行,其调节输出连续平滑,效果令人满意。图5中(a)与(b)分别给出了通过霍尔电压传感器测得的α=60°及α=0°的三相全控整流电路的输出波形。</p>
<p></p>
<div></div><br/><br/>
0
2008-6-25 09:59:28   评论 分享淘帖
1 个讨论

撰写讨论

你正在撰写讨论

如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发讨论
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表