[问答]

电阻串联电容然后并接在运放输出端的作用

问答对人有帮助，内容完整，我也想知道答案 0 “这个电容（图中的CL1）的选取会引出一个新问题，我们该选ESR小的瓷片电容（ESR约为0.1欧），还是ESR大的钽电容（ESR约为1.5欧）。照经验来说，电容的ESR越小越好。但对于基准源的输出端电容，可不是这样的。我们再看一眼基准源的内部结构，就可以看出，这个电容是作为基准源内部buffer放大器的负载而接到输出端的。运放的输出端接大电容，会引起运放的不稳定。因此这一点应该选择ESR大的电容，，这个ESR会对电路进行滞后补偿” 最后标红色字体的怎么理解呢？是怎么实现的呢？？？另外，我看有些音频电路运放的输出端也是一个几欧姆的电阻和一个电容串联，然后接到地，说是高次谐波抑制电路，用于防止电路振荡。这个和上面说的“这个ESR会对电路进行滞后补偿”是同一回事吗？最后还有一个问题，钽电容的ESR不是比瓷片电容的ESR小吗？请大神指导，谢谢！ 3 1111122222.png (51.82 KB, 下载次数: 52)
2017-12-12 20:45:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答阿城138 该类别下有 26 个回答。邀请回答举报 xiaxingxing 相关推荐 • 电阻和MOS串联再和另一个电阻并联问题 2962 • OPA627AU用在PCM1794后面做I/V转换，并接在运放输出，反相脚的电容取多少比较合适？ 181 • 运放积分电路电容两端个并一个电阻，电阻的大小对输出信号有怎样的作用？ 2453 • 电阻和电容串联的原理和作用是什么？ 2291 • AD9215输入端串联的33欧电阻的作用是什么？ 540 • 电阻电容串联在电路中的作用是什么？ 1788 • 电阻电容并联后在电路中起到什么作用？ 2076 • 请问AD9215输入端串联的33欧电阻的作用是什么 4479 • 如何在音频运算放大电路中用电容来调节声音的音质呢？ 1849 • 请问圈起来的电容在这个运放电路什么作用？ 8911 12个回答

1、两者基本是一个含义的，因为电阻电容串联到地本身就是一个高通滤波器，具备滤除高次谐波的功能，从分析来看。如果单纯的输出端加电容的话，一般会引入新的极点，当电容足够大使的极点位置靠近低频去就使运放稳定性变差，所以运放都会有容性负载这个关键指标，但是如果采用电阻和电容串联到地的话，会引入新的零点，引入零点的话从相位来看会有相位的一个滞后效果，使得相移变小从而增加系统稳定性
2、瓷片电容的ESR一般来说最小，电解电容最大

最佳答案

评分

参与人数 1	积分 +10	收起理由
ElecFans王岑	+ 10

查看全部评分

2017-12-12 20:45:55 评论

安亚垒

钽电容的确比瓷片电容的esr小

评分

参与人数 1	积分 +5	收起理由
ElecFans王岑	+ 5

查看全部评分

2017-12-12 21:11:03 评论

王栋春

错了，钽电容esr比陶瓷电容大

评分

参与人数 1	积分 +5	收起理由
ElecFans王岑	+ 5

查看全部评分

2017-12-12 21:11:57 评论

老吴

答案对人有帮助，有参考价值 0 我是菜鸟学习

2017-12-13 20:00:43 评论举报 230299

答案对人有帮助，有参考价值 0 aylboy0001 发表于 2017-12-12 20:45 1、两者基本是一个含义的，因为电阻电容串联到地本身就是一个高通滤波器，具备滤除高次谐波的功能，从分析来看。如果单纯的输出端加电容的话，一般会引入新的极点，当电容足够大使的极点位置靠近低频去就使运放稳定性变差，所以运放都会有容性负载这个关键指标，但是如果采用电阻和电容串联到地的话，会引入新的零点，引入 ... 您好！如果将本问题中的电阻和电容分开，并联到运放的输出到，然后运放的输出端接到MCU 的IO端口，这样是起到滤波和下拉接地的作用吗？

2017-12-13 20:59:30 评论举报雷到你

答案对人有帮助，有参考价值 0 雷到你发表于 2017-12-13 20:59 您好！如果将本问题中的电阻和电容分开，并联到运放的输出到，然后运放的输出端接到MCU 的IO端口，这样是起到滤波和下拉接地的作用吗？您好！如果将本问题中的电阻和电容分开，并联到运放的输出到，然后运放的输出端接到MCU 的IO端口，这样是起到滤波和下拉接地的作用吗？运放的输入端接电池58V经电阻分压的直流电

2017-12-13 21:03:41 评论举报雷到你

答案对人有帮助，有参考价值 0 雷到你发表于 2017-12-13 21:03 您好！如果将本问题中的电阻和电容分开，并联到运放的输出到，然后运放的输出端接到MCU 的IO端口，这样是起到滤波和下拉接地的作用吗？运放的输入端接电池58V经电阻分压的直流电电阻和电容并联的话，一般分析来看是起到带阻滤波的效果。但引到MCU IO口这个就更复杂了，因为MCU的IO都一般也是MOS管驱动的三态电路，你把输出端接到MCU IO口再设置IO口为低电平是有下拉接地效果，但是也会引入MCU MOS管的电容负载，使得问题分析更加复杂了，

2017-12-14 09:21:20 评论举报安亚垒

答案对人有帮助，有参考价值 0 学习了

2017-12-16 23:13:00 评论举报王友让

答案对人有帮助，有参考价值 0 aylboy0001 发表于 2017-12-12 20:45 1、两者基本是一个含义的，因为电阻电容串联到地本身就是一个高通滤波器，具备滤除高次谐波的功能，从分析来看。如果单纯的输出端加电容的话，一般会引入新的极点，当电容足够大使的极点位置靠近低频去就使运放稳定性变差，所以运放都会有容性负载这个关键指标，但是如果采用电阻和电容串联到地的话，会引入新的零点，引入 ... 再请教下，“当电容足够大使的极点位置靠近低频去就使运放稳定性变差”，为什么说极点位置靠近低频，运放的稳定性就变差呢，请解释一下啊，不懂这个，谢谢啦！

2017-12-17 18:16:02 评论举报 xiaxingxing

答案对人有帮助，有参考价值 0 xiaxingxing 发表于 2017-12-17 18:16 再请教下，“当电容足够大使的极点位置靠近低频去就使运放稳定性变差”，为什么说极点位置靠近低频，运放的稳定性就变差呢，请解释一下啊，不懂这个，谢谢啦！这个也可以通过伯德图来看，过了极点后增益开始20dB/十倍频的速率下降，相位余量按照相应速率下降，但是当负载电容引入导致引入极点和运放的低极点临近，增益会以40dB/十倍频的速率下降，此时相位裕度也会加速下降，稳定性会变差

2017-12-18 09:19:47 评论举报安亚垒

答案对人有帮助，有参考价值 0 aylboy0001 发表于 2017-12-18 09:19 这个也可以通过伯德图来看，过了极点后增益开始20dB/十倍频的速率下降，相位余量按照相应速率下降，但是当负载电容引入导致引入极点和运放的低极点临近，增益会以40dB/十倍频的速率下降，此时相位裕度也会加速下降，稳定性会变差 ... 运放的极点是通过算列传递函数方程，令分母为0，得出运放的极点吧？？？但是为什么负载电容引入导致引入极点和运放的低极点临近，运放的稳定性就会变差主要是这句话不理解。指导一下啊，谢谢啦！

2017-12-18 10:27:14 评论举报 xiaxingxing

答案对人有帮助，有参考价值 0 xiaxingxing 发表于 2017-12-18 10:27 运放的极点是通过算列传递函数方程，令分母为0，得出运放的极点吧？？？但是为什么负载电容引入导致引入极点和运放的低极点临近，运放的稳定性就会变差主要是这句话不理解。指导一下啊，谢谢啦！这个的话建议你先看下运算放大器权威指南的第八章相关内容，里面有关于电容负载引入后的参数分析，因为单独来说的话比较难说清

2017-12-18 11:23:09 评论举报安亚垒