完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6273
|
给个 图看看咯
|
|
|
|
|
|
|
|
|
|
|
|
测量每一个管脚的阻抗或到地管压降。FPGA比较脆弱，冬天的时候静电比较厉害，不要乱摸没有焊接的芯片。很容易被静电击穿的。
|
|
|
|
|
|
你好，我看手册上的TDO没有上拉，直接芯片与jtag脚相连，但是看论坛上有些原理图是把TDO也上拉了，不知道你有设计过这代芯片，我这几天把jtag4脚和tms，tdi脚都飞线上拉到3.3也连不上。。。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1280 浏览 0 评论
888 浏览 0 评论
842 浏览 0 评论
619 浏览 0 评论
977 浏览 0 评论
4424 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3146
