完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
DDR3/4 PHY RESPONSIBILItiES: 1. Develop the specification & implement the circuit for the DDR blocks. 2. Design DDR/DDR2/DDR3 memory PHY both for receiver and transmitter. 3. Interact with the layout team and guide the critical layout area. 4. Support test & product team with chip debugging. 5. Assist systems team for board design & debug. 6. Inateract with chip atchitecture and study industry standards to understand system requirements and perform feasibility study of new product proposals. EDUCATION/SKILLS: 1. BSEE/MSEE with Minimum 5-year experience in DDR design. 2. Well understand DDR/DDR2/DDR3 protocal. 3. Experience with analog simulation environment and schematic simulation. 4. Good English communication skill is required. 5. Experienced with FPGA is a plus. 6. Self-motivated and a strong team player. 资深模拟电路设计工程师/ Serdes PHY 职位描述: 1. 芯片的Specification和Architecture的制定; 2. 负责模拟和混合信号IC电路Bandgap/LDO/OSC/PLL/Serdes等的设计和仿真; 3. 负责与版图工程师沟通并完成电路的版图设计; 4. 制定芯片的测试计划,并在流片后配合芯片测试; 5. 负责芯片设计过程中相关设计文档的写作。 任职要求: 1. 硕士以上学历,电子工程学或微电子学专业毕业,三年以上相关工作经验者优先; 2. 熟悉模拟和混合信号IC电路(Bandgap/LDO/OSC/PLL/Serdes)的设计和仿真; 3. 熟悉CMOS工艺模拟集成电路设计、流片和测试流程,有流片和测试经验者优先; 4. 熟练运用Cadence Virtuoso和Spectre、Hspice等设计软件; 5. 熟悉Layout Guide,能指导版图工程师进行电路版图设计; 6. 具有深亚微米电路设计经验; 7. 有良好的英语沟通能力,良好的团队合作。 Serdes PCS 职位描述: 1. 负责高速数字电路IP算法、协议、接口、控制逻辑的开发; 2. 根据多种通信协议及系统需求,优化或定义设计目标和系统架构; 3. 根据需求,定义和设计模块结构,进行RTL 设计/约束/验证/综合/时序分析/DFT等; 4. 制定测试计划,协助完成验证/测试Check List等芯片测试工作; 5. 搭建FPGA平台进行测试验证。 |
|
相关推荐 |
|
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 17:33 , Processed in 0.569689 second(s), Total 35, Slave 26 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号