完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6067
|
在cadence16.5中进行元器件的双面布局时，板子的top和bottom层元件都重叠在一起显示，影响布局。这种情况该怎么解决？新手一个，望大神们不吝赐教
0
|
|
相关推荐
3个回答
|
|
|
关掉不需的层（top or bottom )
最佳答案
|
|
|
|
|
|
|
|
|
|
|
|
搞定了搞定了，是package geometry里的pin class中的一些top层丝印之类的没有关掉。但还是要谢谢你啊! 
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1824 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
75907 浏览 319 评论
5522 浏览 1 评论
31587 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14882 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3320
