完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
新人一枚，仿真出现代码如下
`timescale 1ns/1ns module led_tb(); reg clk; //always #DELAY clk=~clk; initial begin clk=0; end endmodule 编译后提示 vcom -work work -2002 -explicit -vopt -stats=none {H:/FPGA_PRO/FuncTest v1.0/LED/tb/led_tb.v} Model Technology ModelSim SE-64 vcom 10.4 Compiler 2014.12 Dec 3 2014 -- Loading package STANDARD ** Error: H:/FPGA_PRO/FuncTest v1.0/LED/tb/led_tb.v(1): near "timescal": ** Error: H:/FPGA_PRO/FuncTest v1.0/LED/tb/led_tb.v(1): VHDL Compiler exiting 跪求！！！大神！！！ 
0
|
|
相关推荐
4个回答
|
|
|
DELAY是多少！！！！！！！！！！！！！！
|
|
|
|
|
|
DELAY 为10的。这里面DELAY已屏蔽掉了，不用的
|
|
|
|
|
|
端口都没有映射？
|
|
|
|
|
|
你的文件使用的是VHDL格式编译，把文件删除重新创建一个Verilog HDL文件，亲测有效
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
908 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1115 浏览 0 评论
882 浏览 0 评论
1966 浏览 0 评论
488 浏览 0 评论
1311 浏览 30 评论
5478 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4017
评论
淘帖
19743
