[问答]

verilog 死区编写问题

6436 PWM

问答对人有帮助，内容完整，我也想知道答案 0 编写的死区程序 assignp1=pwm1&cmp1; assigncmp1=(cnt1>=shiqu_cnt)?1'b1:1'b0; assign ce1=(pwm1==1'b1)?1'b1:1'b0; always@(posedge clk) if(ce1) cnt1<=cnt1+16'd1; else cnt1<=16'd0; 死区就是在产生的PWM波上加一段死区时间td,这里设置的td=2us，经过testbench测试波行正确。但我有个问题，就是如果刚开始输入的PWM波高电平时间较短，即占空比小（比死区时间2us还小），那么这个程序就不对了，应该有加一个pwm死区保护最小脉宽程序，这个程序该怎么编写，是不是就是检测一下刚开始输入的PWM波高电平时间如果比死区时间2us小，就直接输出为低电平？求大神吗帮忙了！！！如果有pwm死区保护最小脉宽程序，能直接发给我看看吗 0 已退回3积分
2017-10-12 17:19:58　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答举报奈特饭相关推荐 • 请问CAN通信接口verilog程序如何编写 5151 • 正弦振荡用verilog HDL如何编写 2404 • 有关用Verilog编写2048点FFT 6488 • dsp与fpga之间通讯Verilog编写 4365 • 用verilog语言编写PwM生成模块 7904 • 如何用Verilog语言编写量子算法 2218 • 如何编写代码Verilog 1722 • PWM死区是什么？PWM死区时间又是什么？ 4275 • 何为死区时间？如何去计算死区时间？ 3838 • 用Verilog语言编写SJA1000 CAN控制器的驱动程序 11733