[讨论]

关于Altera Cyclone IV GX连接DDR2 SDRAM的问题~~！！

2017-9-25 17:51:50 5717 Altera Cyclone SDRAM

0 最近在设计一个需要连接DDR2 SDRAM的FPGA小系统，由于是第一次在使用SDRAM，在硬件连接时就遇到一个很纠结的问题——引脚的连接。看了几种参考设计，发现有两种说法：1、DDR2的数据（DQ）线必须连接到FPGA 的引脚名带有DQ的pin；DDR2的DQS线必须连接到FPGA 的引脚名带有DQS的pin，DDR2的地址线连接到FPGA 的普通I/O引脚；DDR2的DM信号连接到FPGA 的引脚名带有DM的pin；DDR2的时钟、命令等控制信号连接到FPGA 的普通I/O引脚。2、直接顺次连接不区分，如下图一样。问一下大家有没有人做过这方面设计的，望不吝指教~~！ 0 QQ截图20170925174947.jpg (135.48 KB, 下载次数: 19)
2017-9-25 17:51:50　　评论淘帖0 举报相关推荐 • 什么是DDR2 SDRAM 695 • Interfacing DDR &DDR2 SDRAM wi 56 • 【Altera】Cyclone IV FPGA 92 • Altera Cyclone IV GX系列FPGA开发方案 9156 • DDR2 SDRAM的基本概念 25 • 如何使用DDR2 SDRAM？ 1424 • Altera DDR2仿真 3462 • Altera_Cyclone_IV_E-AD集成库 77 • Altera新Cyclone IV FPGA拓展了Cyclo 1376 • DDR2 SDRAM控制器的设计与实现 64 2 个讨论