[问答]

Qsys系统生成之后，没有reset输入引脚是怎么回事？

4297 Qsys

问答对人有帮助，内容完整，我也想知道答案 0 自定义了一个求两个数字a，b的最大公约数的硬件算法，然后用avalon MM 从设备接口连接到Qsys系统上，系统包括了：一个clk核，一个Nios II standard核一个DDR2控制器一个sysID核一个JtagUART核以及一个自定义的求最大公约数核。如下图所示连接完成之后，生成Verilog以及bsf文件都没有reset输入（如下图），求解这是为什么，我记得原来是好好的。 0 QQ截图20170906103944.jpg (66.96 KB, 下载次数: 13)
2017-9-6 12:40:10　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报 zpccx 相关推荐 • Nios系统模块在Quartus顶层文件中显示不正常怎么回事？ 2816 • QSYS 中epcs问题 2332 • 无法在系统生成器中找到RESOURCE ESTIMATOR块 919 • 请教关于AD7768的reset引脚和程序读取问题 4574 • 如何使用系统生成器生成sinc信号 2026 • 系统生成器的版本与Vivado不兼容 2653 • STM32为什么上电之后输入电压会掉电？ 4995 • 请问如何在Vivado项目中实例化hdl系统生成器输出的多个实例》 1930 • XIlinx系统生成器如何使用matlab？ 979 • XMC4700编译后的寄存器的值全是错的是怎么回事？ 1191