[资料]

FTR滤波器_滤波器原理_有限脉冲响应滤波器_明德扬fpga

头像被屏蔽

2017-8-2 17:35:24 3874 滤波器 FIR滤波器模块

FIR滤波器

工程说明

本案例设计了一个15阶的低通线性相位FIR滤波器，采用布莱克曼窗函数设计，截止频率为500HZ，采样频率为2000HZ；实现全串行结构的滤波器；采用具有白噪声特性的输入信号，以及由200HZ及800HZ单点频信号叠加的输入信号。

案例补充说明

FIR滤波器，即有限脉冲响应滤波器，顾名思义，是指单位脉冲响应的长度是有限的滤波器。而根据FIR滤波器的结构形式，分为直接型、级联型、频率取样型和快速卷积型。本案例实现了具有线性相位的半串行结构的FIR滤波器。

一、功能描述

FIR滤波器，即有限脉冲响应滤波器，顾名思义，是指单位脉冲响应的长度是有限的滤波器。而根据FIR滤波器的结构形式，分为直接型、级联型、频率取样型和快速卷积型。其中直接型又可以采用串行结构、并行结构、分布式结构。本案例实现了具有线性相位的半串行结构的FIR滤波器。

所谓串行结构，即串行实现滤波器的累加运算，将每级延时单元与相应系数的乘积结果进行累加后输出，因此整个滤波器实际上只需要一个乘法器运算单元。串行结构还可以分为全串行和半串行结构，全串行结构是指进行对称系数的加法运算也由一个加法器串行实现，半串行结构则指用多个加法器同时实现对称系数的加法运算。

本案例设计了一个15阶的低通线性相位FIR滤波器，采用布莱克曼窗函数设计，截止频率为500HZ，采样频率为2000HZ；实现全串行结构的滤波器，系数的量化位数为12比特，输入数据位宽为12比特，输出数据位宽为29比特，系统时钟为16kHZ。采用具有白噪声特性的输入信号，以及由200HZ及800HZ单点频信号叠加的输入信号。

滤波器系数：12'd0,-12'd3,12'd15,12'd46,-12'd117,-12'd263,12'd590,12'd2047

二、平台效果图

1.modelsim仿真效果图

2.matlab效果图

三、实现过程

首先根据所需要的功能，列出工程顶层的输入输出信号列表。

信号名	I/O	位宽	说明
clk	I	1	系统工作时钟50M
rst_n	I	1	系统复位信号，低电平有效
din	I	12	接收信号
din_vld	I	8	接收数据有效指示信号
rdy	O	8	准备信号
dout	O	29	滤波器输出信号
dout_vld	O	1	输出数据有效指示信号

我们可以把工程划分成三个模块，分别是FIR滤波器模块和加法器模块和乘法器模块。

1.FIR滤波器模块

具有线性相位的半串行FIR滤波器结构图：

在时钟允许信号的控制下，将数据以1/8系统时钟频率存入16个移位寄存器中，然后将对称系数的输入数据相加，比如X(0)*X(N)，X(1)*X(N-1)，X(2)*X(N-2)，同时将对应的滤波器系数送入乘法器中得到结果mult_s，再对此乘法结果进行累加sum <= sum + mult_s，并输出滤波后的数据。

以此本模块实现了具有线性相位的半串行FIR滤波器功能。

本模块信号列表如下：

信号名	I/O	位宽	说明
clk	I	1	系统工作时钟50M
rst_n	I	1	系统复位信号，低电平有效
din	I	12	接收信号
din_vld	I	8	接收数据有效指示信号
rdy	O	8	准备信号
dout	O	29	滤波器输出信号
dout_vld	O	1	输出数据有效指示信号