完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
如图本仿真电路,设定上升时间为100ns,仿真结果可以看出两个输出波形上升沿差出100ns,这正是我们设计出本电路预期达到的效果,但是在用洞洞板焊接测试版后,发现上升沿相差变为原来的1/2,信号源与示波器直接相连,测试正常,排除示波器的影响。不太明白为什么100ns变成了50ns,希望有大神可以指点迷津。
|
|
相关推荐
1个回答
|
|
|
你这两个比较器不是一样的么?如果实际你输入相差100ns,那输出应该还是100ns呀
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
252 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
2020 浏览 0 评论
1209 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
752 浏览 0 评论
1911 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 11:08 , Processed in 0.717646 second(s), Total 74, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
4181