完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
求指导
|
|
|
|
|
|
新人乱逛逛，在这里帮你顶一下
|
|
|
|
|
|
附有截图注释，这个要自己画个A、B相的波形然后对着程序里面的逻辑判断分析，主要是比较这一时刻和上一时刻的高低电平。不过这个程序的时间源是FPGA，貌似一般不好测，可以借鉴一下这个方法。
|
|
|
|
|
|
学习一下 谢谢了
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
用udl里的字符串信息在局域网内其他电脑连接sql数据库为什么为出现连接失败拒绝访问？
1597 浏览 2 评论
为什么同一个队列引用的全局变量，运行在两个子vi中发现队列数据丢失了
1228 浏览 0 评论
1443 浏览 0 评论
关于labview2024版本的lvanlys.dll出错的问题
2594 浏览 2 评论
1377 浏览 2 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
7257
评论
淘帖
4055
