[资料]

明德扬FPGA设计模板分享(1)

2017-4-26 16:08:40 3971

0 本帖最后由 xuehua_12 于 2017-11-29 15:12 编辑 FPGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。 1.时序逻辑的模板在GVIM输入“Shixu”并回车，如下图所示就能得到下面的时序逻辑的模板。 2.输入“Shixu2”并回车就能得到带有2个if条件的时序逻辑代码。 3.输入“Shixu3”并回车就能得到带有3个if条件的时序逻辑代码。欢迎关注明德扬公众号“fpga520”，或群97925396，索取明德扬模板。口号：多用模板，减少记忆，专注设计! 0
举报淘帖0 只看该作者相关推荐 • 插值滤波器设计-明德扬至简设计与应用FPGA 1461 • 明德扬FPGA设计技巧--gVim模板分享2 4028 • 明德扬至简设计法资料大全 3932 • 【明德扬】倾情分享海量FPGA设计技巧学习资料转 5399 • 明德扬——点•拨FPGA课程之网络班 4994 • 明德扬点拨·FPGA知识大串讲 3249 • 明德扬FPGA视频教程-第一章准备工作 3073 • 明德扬点拨FPGA课程分享---第八章明德扬模板 2839 • FPGA快速入门——明德扬科教 2427 • 明德扬FPGA知识大串讲分享 6674 3条评论发表评论只看该作者