完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
已经破解了NCO这个IP核,如图:
|
|
相关推荐
4个回答
|
|
只是显示问题,你把phase dithering 那个勾,去掉再选中就会更新显示,不影响实际使用。
|
|
|
|
多谢大神,那么请问卡在生成界面的问题您有没有经验?还是也不影响实际使用?我在卡住的时候查看了一下生成的文件,比生成列表file summary要少,应该是影响的吧? |
|
|
|
我刚刚按照您的方法试了一下,Real output frequency 那一栏还是显示的1Hz。注意到下方频域响应横轴是frequency*10 Hz,这个frequency 指的是real ouput 还是desired output 呢? |
|
|
|
1、 生成的频率real output frequency只跟clock rate 和phase accumulater precision 两个参数有关,这两个参数确定之后,real output frequency 基本确定;
2、desired output frequency 顾名思义就是你期望的输出频率,即“理想输出频率”,real output frequency 实际生成的频率,两者之间略有差别,几乎可以忽略; 3、关于卡在生成界面的问题,你可以查看最终生成的文件,只要包含“.qip,.v两个文件,即可正常使用; 4、你可以通过用较高速的时钟,如4倍real output frequency 速度去采样NCO的输出,如果最终的采样关系正好满足4倍也证明NCO可正常使用。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
236 浏览 0 评论
666 浏览 0 评论
基于matlab FPGA verilog的FIR滤波器设计
622 浏览 0 评论
1273 浏览 0 评论
930 浏览 2 评论
3407 浏览 75 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-11 03:44 , Processed in 0.717546 second(s), Total 76, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号