完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
IP核应用之计数器 实验目的：了解FPGA的IP核相关知识并以计数器IP核为例学会基本IP使用的流程 实验平台：无 实验原理： IP核（Intellectual Property core），也被称为知识产权核，其分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列工艺文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。 FPGA的开发方式分为三种，分别是：原理图、Verilog HDL以及IP核。其中原理图方式在较大工程中由于其局限性使用的越来越少，不推荐再学习；Verilog HDL为当今主流的设计方式；用IP核代替用户自己设计的逻辑，可以大大缩短开发周期，提供更加有效的逻辑综合和实现。 Altera IP核既包括了诸如逻辑和算术运算等简单的IP核，也包括了诸如数字信号处理器、以太网MAC、PCI/PCIE接口比较复杂的系统模块。Quartus II中使用Mega Wizard插件管理器可以用以修改和创建包含定制IP核的设计文件，然后在设计文件中例化IP核。在Mega Wizard插件管理器中可以创建、定制和例化Altera IP核、参数化模型库（LPM）模块以及在Quartus II软件、EDA设计入口和综合工具使用的IP核。 实验内容： 新建一个以名为counter_ip的工程保存在prj下，然后单击Tools—Mega Wizard Plug-In Manager来启动Mega Wizard插件管理器 。 
图5-1 启动Mega Wizard插件管理器 弹出图5-2对话框，这里有三个选项分别是新建一个定制IP核、编辑现有的IP核以及复制一个现有的定制IP核。这里先单击创建一个新的定制IP。
图5-3 Mega Wizard插件管理器启动界面 在弹出的图5-4 Mega Wizard插件管理器的参数设置界面中，在搜索框中输入counter即可显示出LPM_COUNTER选中，并将输出目录确定为工程文件夹下的ip文件夹，并以counter保存，单击Next。
图5-4 参数设置界面第二页 在弹出的图5-5将计数器位数选为4位、技术方式为递增计数，这里可以最大支持256位输出，单击Next。
图5-5参数设置界面第三页 在弹出的图5-6中，发现可选计数使能，时钟使能输入以及支持可选进位输入和进位输出，二进制计数（从0开始递增或者从255开始递减）和计数值（计数器递增计数到用户指定的计数值或者从用户指定的计数值开始递减计数并重复）。这里先配置为计数值计数且为10，有进位输入以及输出，单击Next。
图5-6参数设置界面第四页 在弹出的图5-7中，发现本IP支持可选同步（异步）复位、加载和设置输入。这里先不进行选择，直接单击Next。
图5-7参数设置界面第五页 在弹出的图5-8生成的仿真库，使用默认设置直接单击Next。
图5-8 生成仿真库 在弹出的图5-9中汇总了可选生成的文件。其中第一个是VHDL源文件，对于本设计是必选的；AHDL包含文件，可以在文本设计文件(.tdf)中使用；VHDL组件声明文件，可以在VHDL设计文件中使用；Quartus II符号文件可以在原理图设计中使用；例化模板文件以及VerilogHDL黑盒文件供给第三方综合工具使用。这里仅勾选黑盒文件点击Finish。
图5-9 可生成文件汇总界面 在弹出的图5-10中提示是否将生成的IP核加入工程，这里单击Yes，即可在工程下看到加入的IP核文件。
图5-10 生成的IP核加入工程 打开counter.qip可以看到只有简单的描述，我们现将生成的counter.v添加到工程中。在Files右键选择Add/Remove Files in project，在弹出的对话框选中要添加的文件单击Add即将其加入到工程中，点击Apply 后，单击关闭Close。
图5-11 向工程中添加文件 此时可看到在Files中已经将其添加进来。进行分析和综合直至没有错误以及警告。为了测试仿真编写测试激励文件，新建counter_tb.v文件并输入以下内容再次进行分析和综合直至没有错误以及警告，保存到testbench文件夹下。
设置好仿真脚本后进行功能仿真，可以看到如图5-12所示的波形文件。将q的显示切换为无符号十进制，可以看出每当cin高电平一次，输出q进行自加一次直至加满到9（从0开始加）自动清零并开始下一轮计数。符合预期设计，对于此时功能出现毛刺，可先不深究。
图5-12 计数值为10的功能仿真 现在将IP核位数进行更改为二进制计数，打开Mega Wizard插件管理器，选择第二项编辑现有的IP核，并选择先前生成的counter.v。
图5-13-1 编辑现有的IP核
图5-13-2 编辑现有的IP核
图5-13-3编辑现有的IP核 重新分析和综合后，在进行功能仿真。出现如图5-14的波形文件，可以看到输出q在输入cin的控制下进行自加一次直至加满到15（4位计数器）后自动清零并开始下一轮计数。
图5-14 二进制计数功能仿真波形 假设现在想修改设计为8位计数器，当然可以再次修改IP核设置，此外还可以将两个4bi进行级联，即前一级的进位输出连接到下一级的输入端即可，最终将两个分输出拼接为总的输出。 在本工程目录的rtl文件夹下新建verilog file文件在此文件下输入以下内容并以counter_top.v保存，并设置为顶层文件。这里实现了例化设计好的计数器IP核，且将其进行两级级联。
分析综合无误后点击RTL viewer可以看如图5-15所示的原理图。
图5-15 两级级联的计数器原理图 为了测试仿真编写测试激励文件，新建counter_top_tb.v文件并输入以下内容再次进行分析和综合直至没有错误以及警告，保存到testbench文件夹下。这里除产生了系统时钟以及复位信号还生成了占空比为1：5的cin信号。
设置好仿真脚本后进行功能仿真，可以看到如图5-16所示的波形文件，可以看出输出q在输入cin的控制下进行自加一次直至加满到255（8位计数器）后自动清零且产生一个系统时钟周期的cout高电平并开始下一轮计数。这里在cout高电平后，出现了一个毛刺信号，这里为IP核本身问题，此处不做讨论。
图5-16 两级级联4位计数器功能仿真波形图 现在再次将计数值改为10 后再仿真，发现功能仿真波形图如图5-17所示。可以看出输出q在输入cin的控制下进行自加一次直至加满到153后自动清零并开始下一轮计数。这里之所以是153，是因为我们将每一级计数器设置为10，由于计数器从0开始加实际计数满值为9也就是二进制的1001，拼接起来就是1001_1001，即为十进制的153。这部分的具体应用将在后面课程数码管的使用一讲中详细阐述。
3
|
|
|
最近下载过的用户(3)
相关推荐
|
|
|
· 2017-1-3 22:44:34
|
|
|
|
|
|
|
|
|
· 2017-1-3 22:44:38
|
|
|
|
|
|
|
|
|
· 2017-1-3 22:44:45
|
|
|
|
|
|
|
|
|
· 2017-1-3 22:44:48
|
|
|
|
|
|
|
|
|
· 2017-1-30 13:54:33
|
|
|
|
|
|
|
|
1287 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1036 浏览 0 评论
2359 浏览 1 评论
2067 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2325 浏览 0 评论
1864 浏览 49 评论
6006 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3832
淘帖
865
发表评论
赞
回复
