完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
组合逻辑电路设计之译码器 课程目标： 1. 再次熟悉Quartus II工程的建立以及完整的FPGA开发流程 2. 以译码器为例学会简单组合逻辑电路设计 实验平台：无 实验原理： 组合逻辑，其任一时刻的稳态输出，仅仅与该时刻的输入变量的取值有关，而与该时刻以前的输入变量取值无关。这种电路跟时序逻辑电路相反，时序逻辑电路的输出结果是依照目前的输入和先前的输入。从电路结构分析，组合电路由各种逻辑门组成，网络中无记忆元件，也无反馈线。与组合逻辑对应的就是时序逻辑，时序逻辑将在下一讲详细描述。 译码器（Decoder）是一种多输入多输出的组合逻辑电路，负责将二进制代码翻译为特定的对象（如逻辑电平等），功能与编码器相反。译码器一般分为通用译码器和数字显示译码器两大类。本节设计的是通用译码器，数字显示译码器会在后面数码管章节中涉及。 以三八译码器为例，即将3种输入翻译成8种输出状态，其真值表如表3-1所示，其中ABC为数据输入，OUT为输出数据。
表3-1 3-8译码器真值表 实验步骤： 按照02章所讲，建立工程子文件夹后，新建一个以名为my3_8的工程保存在prj下，并在本工程目录的rtl文件夹下新建verilog file文件在此文件下输入以下内容并以my3_8.v保存。由于此处已经将case中的所有情况穷举，因此可以不用书写defalut。{}为位拼接操作符，always@()括号内为敏感信号列表。
设置好仿真脚本后进行功能仿真，可以看到如图3-1所示的波形文件，可以分析得出符合既定的设计要求。至此功能仿真结束。
图3-1 功能仿真波形 进行全编译来实现布局布线，再进行后仿真也就是时序仿真。这是点击RTL viewer，可以看到图3-2的电路结构，可以看出符合预期目的。
图3-2 3-8译码器RTL视图 在图3-3中可以观察发现整体数据均存在一定的延迟现象。
图3-3 时序仿真波形 放大0ns处在图3-4可以看出，刚开始上电时由于输入数据需要等待一段时间才会到达输出端口，因此存在一定时间的未知态，并在0000_0001到0000_0010转换中出现了0000_0011这一数据。这是由于门电路在上面两个状态转换中，启实际转换过程为0000_0001---0000_0011---0000_0010或者0000_0001---0000_0000---0000_0010。对于转换过程中出现的错误数据只能在后期进行数据筛选而没有办法避免。
图3-4 局部放大波形 至此，就完成了一个基本的组合逻辑，3-8译码器的设计。请以此为基础自行设计4-16译码器或者更高位数译码器，并进行仿真。 小梅哥 芯航线电子工作室 
2
|
|
|
最近下载过的用户(2)
相关推荐
|
|
|
· 2017-1-3 22:37:37
|
|
|
|
|
|
|
|
|
· 2017-1-3 22:37:44
|
|
|
|
|
|
|
|
|
· 2017-1-3 22:39:00
|
|
|
|
|
|
|
|
1421 浏览 1 评论
1215 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1426 浏览 0 评论
913 浏览 0 评论
2229 浏览 0 评论
1426 浏览 34 评论
5612 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5398
淘帖
2889
发表评论
赞
回复
