完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 nealcc 于 2016-12-16 16:25 编辑 直接上图 第一张图介绍了典型的驱动芯片输入，输出门限电压的范围 
来吧汇总下看看这么多的逻辑电平的工作范围，能兼容就兼容，不能兼容就要电平转换了！
从图2可以看出，对连接两个工作于不同标准的IC时可能存在的问题进行可视化是有可能的。一个例子是把一个5 V TTL器件连接至一个3.3 V LVTTL IC。5 V TTL高电平超过了LVTTL的处理能力(> 3.3 V)。这可能给LVTTL芯片造成永久性损坏。另一个可能的问题是在系统中用2.5 V IC驱动5 V CMOS器件。来自2.5 V器件的逻辑高电平不足以达到5 V CMOS输入的逻辑高电平的条件(VIH MIN = 3.5 V)。这些例子展示了两类潜在的逻辑电平兼容性问题——要么是用过高的电压驱动器件，要么驱动电压过低，达不到接收IC端的有效逻辑高电平的要求。这些接口问题带来了两个重要的概念：电压容差和电压顺度。 
2
|
|
|
最近下载过的用户(1)
相关推荐
|
|
|
既然有了不兼容的电平，又要连接，经典就是经典，多久看都经典
|
|
|
|
|
|
|
|
|
图8展示了3.3 V至2.5 V逻辑接口的两种可能性。上部图示(A)展示的是直接连接模式。只要2.5 V IC输入端的容差电压为3.3 V，则该模式有效。如果2.5 V IC不能承受3.3 V，则可使用电平转换电路。在多数情况下，3.3 V和2.5 V两种系统之间的连接可以是双向的，即使2.5 V逻辑VOH的额定值与3.3V逻辑的VIH额定值都是+2.0 V(参见前面的图)。
图9A所示为2.5 V和3.3 V逻辑之间的直接连接。为了使该连接有效，据JEDEC规范，2.5 V输出的最小值不得低于2 V。当2.5 V输出端无负载时，3.3 V IC输入通过PMOS晶体管驱动器的导通电阻直接连接至+2.5 V。这为2.5 V的额定电源电压提供了0.5 V的噪声裕量。然而，2.5 V总线的容差允许其下降至2.3 V的最小值，此时，噪声裕量降至0.3 V。这在相对安静的环境中可能仍然有效，但是，如果电源电压存在噪声，则可能有些牵强。 如图9B所示，增加一个1.6 k 上拉电阻，在3.3 V器件输入电流的作用下，可以确保2.5 V输出不会降至2.5 V以下，但2.3 V电源的噪声裕量下降问题仍然存在。在50%的占空比下，电阻给每个输出端增加约3.4 mW的功耗。 图9C展示了2.5 V和3.3 V逻辑之间更可靠的一种接口，电平转换IC
|
|
|
|
|
|
|
|
|
· 2016-12-23 08:20:48
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
· 2016-12-23 10:28:35
|
|
|
|
|
|
|
|
为什么在频率为10^3 Hz处，产生的相移就可以确定约为-90度
1009 浏览 1 评论
【高手问答】电路的功能是为了0.6v到40v之间调压，运放发热严重
3251 浏览 8 评论
USB3.0 工业相机的传输速率是否受到电脑主板某些硬件的限制？
1188 浏览 0 评论
2381 浏览 1 评论
1321 浏览 0 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4045
淘帖
1789
发表评论
赞
回复
