完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
例说FPGA连载56：VGA显示驱动之复用引脚设置 特权同学，版权所有 配套例程和更多资料下载链接： http://pan.baidu.com/s/1c0nf6Qc 
在该实例中，SF-VGA子板连接到VIP核心板的插座P4。在分配好引脚后，若直接进行编译，则将会出现如图7.6所示的错误。
图7.6 引脚复位错误报告 这是怎么回事？为什么Pin_F16有“multiple pins assigned to”，即多个信号分配给这个引脚？如图7.7所示，pin assignment中并没有多个信号分配给Pin_F16这个引脚，只有adv7123_sync_n分配给了它。
图7.7 引脚分配 再来看看如图7.8的原理图，这里的F16引脚，FPGA的功能定义是“IO, DIFFIO_R4n, (nCEO)”。问题就在这个“nCEO”上，这是个配置相关的引脚，默认情况下Quartus II工具认为它作为配置功能使用，如果用户将它分配到信号上，则编译时必定报错。
图7.8 FPGA原理图 那么这个错误如何规避？很简单，大家在Quartus II菜单中点击“Assignments à Device…”，进入Device界面如图7.9所示。找到“Device and Pin Options…”按钮，单击它。
图7.9 Device选项卡 如图7.10所示，在“Category”下面选择“Dual-Purpose Pins”，然后找到右侧的“nCEO”一栏，默认的设置是“Use as programming pin”。双击它，将它改为“Use as regular I/O”。
图7.10 Device and Pin Option选项卡 重新编译工程，不会再有错误信息。同样的，如果使用“Dual-Purpose Pins”遇到类似的问题，可以通过类似的方式解决。 
0
|
|
相关推荐
2 个讨论
|
|
只有小组成员才能发言，加入小组>>
882个成员聚集在这个小组
加入小组4499 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2612 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4292 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5240 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5271 浏览 0 评论
1920浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3553
评论
淘帖
3667
