用SOI技术提高CMOSSRAM的抗单粒子翻转能力

2010-4-22 11:45:13 1871

0 【作者】：赵凯;高见头;杨波;李宁;于芳;刘忠立;肖志强;洪根深; 【来源】：《信息与电子工程》2010年01期【摘要】：提高静态随机存储器(SRAM)的抗单粒子能力是当前电子元器件抗辐射加固领域的研究重点之一。体硅CMOS SRAM不作电路设计加固则难以达到较好抗单粒子能力,作电路设计加固则要在芯片面积和功耗方面做出很大牺牲。为了研究绝缘体上硅(SOI)基SRAM芯片的抗单粒子翻转能力,突破了SOI CMOS加固工艺和128kb SRAM电路设计等关键技术,研制成功国产128kb SOI SRAM芯片。对电路样品的抗单粒子摸底实验表明,其抗单粒子翻转线性传输能量阈值大于61.8MeV/(mg/cm2),优于未做加固设计的体硅CMOS SRAM。结论表明,基于SOI技术,仅需进行器件结构和存储单元的适当考虑,即可达到较好的抗单粒子翻转能力。【关键词】：绝缘体上硅;;静态随机存储器;;抗单粒子翻转;;设计加固【DOI】：CNKI:SUN:XXYD.0.2010-01-023 【正文快照】：静态随机存储器(SRAM)是航天电子系统中关键元器件之一,对单粒子事件较为敏感。航天实践发现,单粒子事件是影响航天器在轨寿命和可靠性的重要因素[1-3]。提高SRAM电路的抗单粒子能力,是当前电子元器件抗辐射加固领域的研究重点之一。商用体硅SRAM的抗单粒子翻转(SEU)水平相对较游客，如果您要查看本帖隐藏内容请回复 0
2010-4-22 11:45:13　　评论淘帖0 举报相关推荐 • 特征工艺尺寸对CMOS SRAM抗单粒子翻转性能的影响 1674 • 理解FPGA中的单粒子翻转 2365 • 单粒子翻转效应的FPGA模拟技术（下） 1209 • 单粒子翻转效应的FPGA模拟技术（上） 1737 • 航空电子设计之“单粒子翻转”问题 4423 • 如何对ADC、DAC、PLL进行单粒子翻转容错设计 2108 • 有效容忍单粒子多点翻转的加固锁存器 14 • ARINC659总线的单粒子翻转识别 0 • 单粒子翻转引起SRAM型FPGA的故障机理阐述 6620 • 主控芯片CPU/FPGA存储及单粒子翻转科普 2065