发 帖  
FPGA 学习小组
FPGA 学习小组
FPGA学习小组旨在将众多FPGA爱好者联系在一起,互相学习。在小组中,分享FPGA产品相关的项目、学习方法、新闻和构思,进一步丰富彼此FPGA的使用经验。
收藏|RSS 经验: 90|组长: 熊本熊
  帖子 作者/时间 回复/查看 最后发表
[无满意答案] 郭天祥10天学会CPLD/FPGA教学视频  ...2 陈晓露 2019-1-28 3115347 陈晓露 01-28 06:35
以太网控制器仿真结果显示 图片附件 alexdos 2019-1-25 11488 花柚子 01-26 23:54
[无满意答案] 请问VHDL怎么实现两个输出信号延时 王慕涛 2019-1-25 43491 王慕涛 01-25 06:35
[无满意答案] FPGA板级电路设计的五要素 李欣政 2019-1-25 13425 李欣政 01-25 06:35
[无满意答案] 请问TI的DSP怎么控制TI的并行DAC 徐夕武 2019-1-25 11506 徐夕武 01-25 06:35
[无满意答案] 请问xc6slx45-3fgg484的K20对应的管脚号是多少? 徐远瑶 2019-1-25 51878 天微JSB 01-25 06:35
[无满意答案] 请问各种PCI接口芯片的区别是什么? h1654155275.5969 2019-1-23 23857 h1654155275.5969 01-24 06:35
[无答案] 时序电路设计的计数器详解 余少华 2019-1-24 03373 余少华 01-24 06:35
[无满意答案] FPGA设计流程介绍 李飞凤 2019-1-24 12956 李飞凤 01-24 06:35
[无答案] SDRAM的基础知识和操作时序 赵娜 2019-1-24 01447 赵娜 01-24 06:35
[无满意答案] 请问基于APB总线的UART连接接收过程是什么样的? 王睦羽 2019-1-22 13794 王睦羽 01-23 06:35
[无满意答案] 12864的驱动程序怎么修改能通过28335的外部接口xintf的zone6外扩flash来控制 江端淳 2019-1-22 21920 江端淳 01-23 06:35
[无满意答案] FPGA入门之ModelSim的安装步骤 黄璨 2019-1-22 15594 黄璨 01-22 06:35
[无满意答案] FPGA入门之Quartus II的安装步骤 沈艳丽 2019-1-22 32835 沈艳丽 01-22 06:35
[无满意答案] Xilinx FPGA入门之PLL实例的基本配置 刘琪琛 2019-1-21 24934 刘琪琛 01-22 06:35
以太网控制器外部PHY芯片模拟程序代码实现 alexdos 2019-1-18 12983 花柚子 01-21 09:41
[无满意答案] FPGA的IO口输出20M频率方波信号,上升沿和下降沿有毛刺怎么解决 何培芬 2019-1-21 24856 何培芬 01-21 06:35
[无满意答案] 新手学习FPGA,能推荐一款FPGA开发板吗 程家文 2019-1-21 21374 程家文 01-21 06:35
[无满意答案] 基于至简设计法实现的PWM调制verilog 李富才 2019-1-18 21877 李富才 01-18 06:35
[无满意答案] 用APB总线往地址0x4写入0xDEADBEEF,那么APB从0x8地址读数据会是什么数据? 宋令怡 2019-1-18 12468 宋令怡 01-18 06:35
[无满意答案] 给256*256的图像在LSB插入三个代码作为水印,图像还原后如何把代码检出输出? 萧蔼晨 2019-1-18 31250 萧蔼晨 01-18 06:35
[无满意答案] 芯航线FPGA开发板焊接调试记录 李新美 2019-1-17 22444 李新美 01-17 06:35
[无满意答案] 请问STM32中如何实现减法运算? 刘晓红 2019-1-17 13809 刘晓红 01-17 06:35
[无满意答案] 请问有stm32控制4选1多路选择器的程序吗 刘欢 2019-1-16 22621 刘欢 01-16 06:35
[无满意答案] ti C2000新型号芯片原理图 陈欢兆 2019-1-16 51130 陈欢兆 01-16 06:35
以太网控制器程序的仿真与测试顶层程序代码示范 alexdos 2019-1-15 01368 alexdos 01-15 10:17
以太网控制器控制模块数据传输控制代码实现 alexdos 2019-1-14 01195 alexdos 01-14 11:41
[无满意答案] verilog中语句时序num初始值为0那case中为0的语句还执行吗? 刘静焱 2019-1-13 84006 刘静焱 01-14 06:35
[无满意答案] fpga写1602使能端en和rs端及送数据之间还需要写延迟吗? 陈衍暖 2019-1-14 42481 陈衍暖 01-14 06:35
[无满意答案] LCD实验VHDL语法错误 刘美隆 2019-1-14 41505 刘美隆 01-14 06:35
关闭

站长推荐 上一条 /6 下一条

返回顶部 返回版块