完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
之前在ISE上综合过,没报错,综合成功,当我用Synplify Pro重新建立工程,添加相同的.v文件,综合时,居然报错了。不知为什么,求知道的解答一下吧!报的错误如下图: [p=30,2,left] |
|
相关推荐
2个回答
|
|
找不到这个模块,是不是这个模块是xilinx带的,
|
|
|
|
是的,后来自己写了这么module,就解决问题了
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1472 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1067 浏览 0 评论
2556 浏览 1 评论
2245 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2515 浏览 0 评论
1962 浏览 54 评论
6032 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 03:10 , Processed in 0.447233 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号