完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2754
一个按照书上写的，一个自己写的都有错，找不出原因来，求助，谢谢啦 
0
|
|
相关推荐
8个回答
|
|
|
如果第一个图片上面的程序是书上的 第二个是你的程序的话 首先，在module后面你没有添加端口定义 ，其次，你的中间程序中国，没有添加I/O说明 就是input output
每个verilog程序包括四个主要部分：端口定义、I/O说明、内部信号声明、功能定义 |
|
|
2013-7-11 11:20:27
评论
|
|
|
抬眼一看，你第一张图就错了
|
|
|
|
|
|
好好看看基础语法书吧 再接再厉
|
|
|
|
|
|
|
|
|
|
|
|
input 不能定义成 reg
|
|
|
|
|
|
仔细看错误提示~~
|
|
|
|
|
|
|
|
|
|
|
|
你的输入和输出都没有定义长度，而reg又定义了长度
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
130 浏览 0 评论
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
363 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
390 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
933 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
571 浏览 0 评论
4559 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2466
第一个程序难道是看书不认真？
