完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3228
|
请教大家，下图红圈处是我用的sdram。 
请问sdram的时钟可调吗？是不是只要不超过最大时钟频率就可以呢。我用100MHz的读写没问题。用125MHz或150Mhz就出现问题了。不知道是需要调整sdram控制器的参数还是必须用特定时钟频率，如50MHz、100MHz、133MHz、166MHz（133和166用FPGA难以实现）等？ 
0
|
|
相关推荐
2个回答
|
|
回帖奖励 +1 分积分
理论上来说应该不超过166m都可以的 可能需要调节相位吧 楼主多试试
|
|
|
|
|
|
理论上跑166M都可以，但是跑高速对代码的要求比较高，不是恨好实现
|
|
|
2013-7-11 14:39:38
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
130 浏览 0 评论
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
377 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
434 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
941 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
571 浏览 0 评论
4559 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3021
