完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
这是我写的代码 编译通过可 但是用RTL viewer看电路图 觉得很畸形 希望有人能帮我看看 或者给出例程
先谢谢了 module stack #( parameter N = 8, //number of bits in a word W = 2 //number of address bits ) ( input wire clk,reset, input wire [N-1:0] d_in, output reg [N-1:0] d_out ); //conttrol signal declaration reg [N-1:0] stack_reg [2**W-1:0]; wire ptr_bottom,ptr_top; reg ptr_now; wire push,pop; // assign ptr_bottom = stack_reg[2**W-1]; assign ptr_top = stack_reg[0]; //body //register file push operation always @(posedge clk) if(!reset) ptr_now <= ptr_bottom; else if(push & (ptr_now < ptr_top)) stack_reg[ptr_now + 1] <= d_in; else if(pop & (ptr_now > ptr_bottom)) d_out <= stack_reg[ptr_now]; endmodule
|
|
相关推荐
1个回答
|
|
询问以前的专业课老师 老实说是指针有问题,指针应该指向寄存器的地址 所以经过改正以后问题解决了
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1384 浏览 1 评论
467 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2084 浏览 0 评论
524 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
2198 浏览 1 评论
4903 浏览 110 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-10 19:13 , Processed in 0.505819 second(s), Total 69, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191