FPGA设计实例--基于FPGA的FIR滤波器

方案一：QuartusII中的IP核。但是FIR IP没有破解，放弃。
方案二：用纯硬件描述语言搭建。
基本上分为MAC(乘积累加结构)和DA(分布式结构)。

MAC中具体结构有：
直接型FIR滤波器结构。利用FIR系数对称性特点，先对相应值相加，再做乘积运算，最后累加。该进措施可以是加上流水线结构。
实例：(参考自《EDA技术与Verilog设计》王金明编著)8KHZ采样率，8Bit输入，8Bit输出，11阶低通滤波器，fL=3.4KHZ。利用matlab得到滤波器系数，采用SD编码。tips:SD(signed digit numbers有符号数字量)，通过SD编码可以降低非零元素的数量。SD编码数字值域{1,0,-1}，-1用1上面加“-”表示。
代码如下:

1. module Fir02
   
2. (
   
3.     input clk,
   
4.     input [7:0] x,
   
5.     output reg [15:0] y
   
6. );
   
7. 
   
8. reg [7:0] tap0,tap1,tap2,tap3,tap4,tap5,tap6,tap7,tap8,tap9,tap10;
   
9. reg [7:0] t0,t1,t2,t3,t4,t5;
   
10. reg [15:0] sum;
    
11. 
    
12. always @(posedge clk)
    
13.     begin
    
14.         t0<=tap5;
    
15.         t1<=tap4+tap6;
    
16.         t2<=tap3+tap7;
    
17.         t3<=tap2+tap8;
    
18.         t4<=tap1+tap9;
    
19.         t5<=tap0+tap10;
    
20.          
    
21.         sum<=    (t1<<4)
    
22.                 +{t1[7],t1[7:1]}
    
23.                 +{t1[7],t1[7],t1[7:2]}
    
24.                 +{t1[7],t1[7],t1[7],t1[7:3]}
    
25.                  
    
26.                 -(t2<<3)
    
27.                 -(t2<<2)
    
28.                 +t2
    
29.                 -{t2[7],t2[7],t2[7:2]}
    
30.                  
    
31.                 +(t3<<2)
    
32.                 +t3
    
33.                 +{t3[7],t3[7],t3[7:2]}
    
34.                 +{t3[7],t3[7],t3[7],t3[7],t3[7:4]}
    
35.                 +{t3[7],t3[7],t3[7],t3[7],t3[7],t3[7:5]}
    
36.                  
    
37.                 -t4
    
38.                 -{t4[7],t4[7:1]}
    
39.                 -{t4[7],t4[7],t4[7],t4[7:3]}
    
40.                  
    
41.                 +{t5[7],t5[7:1]}
    
42.                 -{t5[7],t5[7],t5[7],t5[7],t5[7],t5[7:5]}
    
43.                  
    
44.                 +(t0<<7)
    
45.                 -((t0<<2)<<2)
    
46.                 -(t0<<2)
    
47.                 +{t0[7],t0[7:1]}
    
48.                 +{t0[7],t0[7],t0[7:2]}
    
49.                 +{t0[7],t0[7],t0[7],t0[7],t0[7:4]};
    
50.                  
    
51.         tap10<=tap9;
    
52.         tap9<=tap8;
    
53.         tap8<=tap7;
    
54.         tap7<=tap6;
    
55.         tap6<=tap5;
    
56.         tap5<=tap4;
    
57.         tap4<=tap3;
    
58.         tap3<=tap2;
    
59.         tap2<=tap1;
    
60.         tap1<=tap0;
    
61.         tap0<=x;
    
62.          
    
63.         y<={sum[15],sum[15],sum[15],sum[15],sum[15],sum[15],sum[15],sum[15:7]};
    
64.     end
    
65. 
    
66. endmodule

复制代码

很不错

已经下载，存档，慢慢看！谢谢

没太看懂！！求解释

学习中~~

慢慢看看……

不错

dddddddddddddddddddddddddd

这个有难度, 分享简单一点的就最好啦！

谢谢分享

感谢楼主的无私奉献

不错

谢谢分享！

不错，正找呢！

不错，不过代码虽简单，但是没有讲什么滤波器原理。不过对于通信类专业同学来说，基本上应该是知道的。

l请问你有用全串行DA算法做过FIR，求交流！{:soso_e100:}

不错，可惜我没有学

谢谢

好东西