完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我是FPGA小白,在室友quartus的时候,我用HDML编写了一个动态显示数码管的程序,编译和烧录进FPGA开发版都成功了,但是在进行波形仿真的时候却没有正确的仿真结果,如下图所示
(已经在程序中关闭了原本的时钟信号)
|
|
相关推荐
1个回答
|
|
图片比较模糊,不太容易看出什么问题来。
//------疑问 仿真截图里,“en”信号一直是低0,这个是不是有问题?理论上来讲大多数en或者valid信号应该是高电平有效。 //------其他 你可以再添加一个测试信号test_out,让它直接等于时钟信号clk,仿真时如果test_out有输出。那么理论上讲,仿真环境没有问题,需要检查你的仿真代码。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1802 浏览 1 评论
1540 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1757 浏览 0 评论
959 浏览 0 评论
2544 浏览 0 评论
1583 浏览 40 评论
5813 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-3 21:40 , Processed in 0.581786 second(s), Total 75, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号