完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`1、在开发zynq工程时遇到多个axi_hp总线读写ddr时,总线锁死。 现象就是axi_hp的wready信号一直为低。 架构图: |
|
相关推荐
1个回答
|
|
本帖最后由 卿小小_9e6 于 2020-4-15 23:07 编辑
方便的话打包发邮箱看一下程序。916988627@qq.com “2”里面涉及到的AXI_HP0的wready一直为低,可能是DDR写满溢出了,不再接收数据导致前端阻塞,最终使wready拉低。 “3”里面情况不了解,是不是重新架构之后板卡没有断电?涉及到ZYNQ的部分,建议每次断电重启后再烧写程序。 |
|
1 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1851 浏览 1 评论
1590 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1810 浏览 0 评论
968 浏览 0 评论
2586 浏览 0 评论
1596 浏览 41 评论
5819 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-5 02:06 , Processed in 0.583345 second(s), Total 47, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号