Veristand，创建导入labview模型

本文简单制作了一个labview，并保存为.lvmodel文件。在veristand中导入模型，并做功能测试。
图片不清楚，查看文档

veristand，建立和导入labview模型.pdf (428.35 KB, 下载次数: 239 )

1) 在labview中建立简单vi，程序如图所示。

2) 配置输入输出端口，注意输入端口配置时，选择接线端类型为必须，否则在Veristand中模型无输入

3) 保存文件

4) 选择工具》NI Veistand》Generate model from vi

5) 选择好文件路径，点击build，生成模型。

6) 完成后，生成.lvmodel文件

7) 新建veristand项目，在system definition file上右键，选择launch system Explorer。

8) 在target》simulation》model上右键，选择add simulation model

9) 选择之前生成的模型文件，点击OK

10) 完成效果如图，保存后退出system explorer

11) 在user interface》*.nivsscreen右键，选择launch Workspace Window

12) 在菜单栏screen下，选择edit model，进入编辑模式。

13) 在左侧workspace controls中，选择出2个numeric control》medium和1个numeric indicator》medium。并连接对应的输入端口a、b和输出端口c。

14) 完成后保存，在project Explorer中，点击运行。

15) 在a、b中输入数据，在c中得到正确结果。

题主试过把lv模型文件部署到PXI中吗

学习学习，谢谢lz分享!

不错的 东西 正是我想要的

学习学习，谢谢lz分享!

谢谢分享啊啊，学习一下

前辈您好！我是一名正在做毕设的学生，最近在将labview程序导入到veristand的时候有了问题。我的labview程序中一定要有while结构，但是每当我用到while结构的labview导入到veristand时总会出错，这要怎么操作呀？

学习了，veristand确实是一个很好用的工具！

不错啊，谢谢。加油啊

非常好用，谢谢分享

学习了，veristand确实是一个很好用的工具！

增加见识，谢谢。

感谢楼主分享！

生成模型时报错是什么鬼

厉害厉害，谢谢

学习学习，谢谢lz！！！！！！！！！！

谢谢分享。。。。。。。。。。。

谢谢分享，学习一下

有点意思，厉害！

感谢楼主分享，请教楼主，我在选择linux的系统时，生成模型后在linux下却不执行，一直显示stop状态，是什么原因呢？