Veristand，创建导入labview模型

labview

本文简单制作了一个labview，并保存为.lvmodel文件。在veristand中导入模型，并做功能测试。
图片不清楚，查看文档

1) 在labview中建立简单vi，程序如图所示。

2) 配置输入输出端口，注意输入端口配置时，选择接线端类型为必须，否则在Veristand中模型无输入

3) 保存文件

4) 选择工具》NI Veistand》Generate model from vi

5) 选择好文件路径，点击build，生成模型。

6) 完成后，生成.lvmodel文件

7) 新建veristand项目，在system definition file上右键，选择launch system Explorer。

8) 在target》simulation》model上右键，选择add simulation model

9) 选择之前生成的模型文件，点击OK

10) 完成效果如图，保存后退出system explorer

11) 在user interface》*.nivsscreen右键，选择launch Workspace Window

12) 在菜单栏screen下，选择edit model，进入编辑模式。

13) 在左侧workspace controls中，选择出2个numeric control》medium和1个numeric indicator》medium。并连接对应的输入端口a、b和输出端口c。

14) 完成后保存，在project Explorer中，点击运行。

15) 在a、b中输入数据，在c中得到正确结果。

jf_71293260 · 2023-8-8 19:55:33

有人么？请问输入变量输出变量特别多怎么办？这种方法右上角面板满了不就没法用了？

20 条评论