完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本帖最后由 machairodus 于 2014-6-16 18:22 编辑 最近被dma弄得头疼,使用dma将fifo中的数据搬运到ddr中,搬运是可以进行的,但是速度却似乎达不到实时要求。 数据源是一个pal的视频流信号,经过fifo处理后,将27MHZ的有效数据流转换为了PLB_CLK(125MHZ)的 数据流,可以得出,这时候信号线上,无效数据时间:有效数据时间 >4;每行的有效数据写入fifo后,立刻产生一个 中断intr,然后利用dma将这些数据搬到ddr中。
结果却不尽人意,在sdk中看到,数据只是最开始的一段是正确的,检查了很久都没发现错误原因,后来读取 dma状态寄存器(进入中断就马上读取),发现除开第一次之外,dma都处于正在搬运的状态,也就是说,中断之 后,dma开始了搬运,但是在下一次中断来临之前,搬运并没有结束。这样必然导致后面的数据出错。下面是控制 程序:
|
|
相关推荐
1 个讨论
|
|
只有小组成员才能发言,加入小组>>
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 02:37 , Processed in 0.597604 second(s), Total 70, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号