编译时会根据语句出现的位置自动识别是逻辑运算还是赋值运算。
在“表达式”(expression)中,"<="作为逻辑比较运算符;在“语句”(statement)中,"<="作为非阻塞赋值的一部分。 verilog中,一个语法结构不可能同时允许“表达式”和“语句”, 如果某处可以出现表达式,那么就不允许出现语句; 如果某处可以出现语句,那么一个单独的表达式就不能出现在那里。 如果预期出现的是表达式,那么其中的 <= 就解释成逻辑比较运算符; 如果预期出现的是语句,那么其中的 <= 就解释成非阻塞赋值的一部分,整个语句就是非阻塞赋值。 |
|
相关推荐
2个回答
|
|
你的回答很完整
![]() 不过需要通过在帖子回复来参加活动哦~~ 【verilog每日一练】如何区分<=表示的含义 - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛! https://bbs.elecfans.com/jishu_2366963_1_1.html |
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
有没有使用FPGA控制tdc-gpx2芯片LVDS输入输出功能的朋友?
FPGA在视频编码方面的应用有大佬做过吗?
Lattice MachXO3 Family默认IO上下拉配置
FPGA有哪些开发环境?可以用VSCode开发嘛?
为什么感觉FPGA那么香?
请问fpga与单片机最大的区别在哪里?
verilog HDL的testbench怎么编写?
使用FPGA搭建的电路,其工作频率如何设置
FPGA频率测量的方法有哪些?
为什么做一件事或者学习FPGA每隔一段时间就会感觉遇到瓶颈呢?
扫一扫,分享给好友
电子发烧友网
电子发烧友论坛
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191