AM64x\\AM243x DDR 电路板设计及布局指南

摘要
本文档旨在介绍如何让所有设计人员都能简单方便地实现 AM64x\AM243x DDR 系统，并将要求提炼为一组布局
和布线规则，使设计人员能够针对 TI 支持的拓扑成功实现稳健的设计。

内容
1 概述...............................2
1.1 支持的电路板设计....................................2
1.2 通用电路板布局指南.................................2
1.3 PCB 堆叠..................................................3
1.4 旁路电容器............................................. 4
1.5 速度补偿.....................................5
2 DDR4 电路板设计和布局指南......................... 6
2.1 DDR4 简介........................... 6
2.2 支持的 DDR4 器件实现........................... 6
2.3 DDR4 接口原理图.................7
2.4 兼容的 JEDEC DDR4 器件....................10
2.5 放置.......................10
2.6 DDR4 禁止区域....................... 11
2.7 VPP................................ 11
2.8 网类别...........................11
2.9 DDR4 信号终端........................ 12
2.10 VREF 布线................................12
2.11 VTT...........................................12
2.12 POD 互连............................................ 12
2.13 CK 和 ADDR_CTRL 拓扑与布线指南.....................13
2.14 数据组拓扑与布线指南....................... 16
2.15 CK 和 ADDR_CTRL 布线规格..............17
2.16 数据组布线规格....................... 19
2.17 位交换.....................20
3 LPDDR4 电路板设计和布局指南...................21
3.1 LPDDR4 简介...............................21
3.2 支持的 LPDDR4 器件实现......................21
3.3 LPDDR4 接口原理图.................... 22
3.4 兼容的 JEDEC LPDDR4 器件................... 23
3.5 放置............................23
3.6 LPDDR4 禁止区域..........................24
3.7 网类别.......................24
3.8 LPDDR4 信号终端..................................24
3.9 LPDDR4 VREF 布线......................... 25
3.10 LPDDR4 VTT......................... 25
3.11 CK 和 ADDR_CTRL 拓扑..................... 25
3.12 数据组拓扑........................ 25
3.13 CK 和 ADDR_CTRL 布线规格...............27
3.14 数据组布线规格............................... 28
3.15 通道、字节和位交换............................28
*附件：zhcab92a.pdf