完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请教前端各位大佬,一般情况下大家都会把相关的模块都设计成同一个时钟。比如一个顶层模块是一个 master clock,其底下有十个子模块,每个子模块都有一个 generated clock。有没有一种情况,这十个子模块里面有些模块是不需要和其它子模块交互数据的,那么该子模块的 generated clock 就不需要和其它子模块进行 balance?
|
|
相关推荐
2个回答
|
|
看来你是想把ppa做到极致..
|
|
|
|
当然可以啊,本来都是有交互的路径上的clock才需要balance啊。没有数据交互的,你想让工具分析,它都没法分析啊,因为根本没有路径啊。。。
|
|
|
|
只有小组成员才能发言,加入小组>>
2875 浏览 3 评论
27640 浏览 2 评论
3449 浏览 2 评论
3968 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2311 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 06:00 , Processed in 0.972050 second(s), Total 81, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号