完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
不确定这是否已在其他地方解决。 我已经生成了一个带有ps7 in和多个dma等的块设计。我在非项目模式下工作,并希望将block设计包含在更广泛的设计中,而无需创建项目。 建议的当前方法是使用write_bd_tcl并将结果tcl存储在源代码控制中。 但是,在运行此tcl脚本时,它会创建一个默认项目。 我真的想要一种可以存储在源代码控制中但不会生成项目的方法。 干杯 |
|
相关推荐
2个回答
|
|
HI @btharper,
在非项目模式下,我认为正确的方法是使用.bd文件。 我认为只能有一个tcl文件。 然后你需要做read_bd来导入你的BD。 请参阅UG994 - 在非项目模式下使用IP Integrator的章节。 希望有所帮助, 问候, 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
779浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
557浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
403浏览 1评论
1984浏览 0评论
702浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-3 11:06 , Processed in 1.254493 second(s), Total 51, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号