QUARTUS II 9.0工程导入FIFO元件例化后读写数据没有在代码中写出来

2223 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 系统是ALTERA FPGA 采集高速AD数据与STM32 通信，在 QUARTUS II 9.0 工程导入了FIFO，只进行了元件例化，就是在原来VHDL代码中加入 FIFO 端口定义和映射语句，像WR ，RD读写使能都没有在代码中写出来。我只是在STM32控制 FIFO的读写，和空标志。初始化后，读写为高电平才能使能，而不是像同步FIFO 定义的读写是低电平使能的，数据通信基本成功。我的问题是，这个FIFO 读写使能怎么用，读写控制代码是在 STM32 中还是在 VHDL中。因为现在的情况是，我只在32中初始化读写，VHDL中只导入FIFO ，就能工作了。 0
2019-3-14 06:35:19　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 qinghong325 该类别下有 3 个回答。邀请回答 jfuwre 该类别下有 3 个回答。邀请回答 xiaoshuhao 该类别下有 3 个回答。邀请回答 hu_wfllll1 该类别下有 3 个回答。邀请回答 shikg1245 该类别下有 3 个回答。邀请回答 cai868 该类别下有 3 个回答。邀请回答 rstech_rd 该类别下有 3 个回答。邀请回答举报陈博朴相关推荐 • 在QUARTUS II9.0如何使用VHDL语言生成元件？ 6430 • quartus ii 9.0 模块设计？？？ 3163 • IP核调用后基本配置FIFO的输入输出脚并没有显示出来 1904 • FPGA写出来的代码质量差 1574 • 有大神指导一下quartus ii9.0和nios ii9.0安装吗？不甚感激 5189 • 请教“quartus ii 14.1如何例化PLL” 8075 • 关于VHDL元件例化的问题 3760 • 请问Quartus II 9.0支持cyclone IV的器件吗 9684 • 移植sdram控制器出现问题 2407 • 求指导，labview中的应用界面怎么编写出来的？？ 2136 2个回答

答案对人有帮助，有参考价值 0 帮顶....

2019-3-14 14:38:20 评论举报李远恒

答案对人有帮助，有参考价值 0 想问下楼主，如何读取fifo数据的，是stm32的io口模拟rdclk，实现数据读取么？rdclk的大概速度在多快？

2019-3-14 14:55:47 评论举报邢东