【FPGA】 UART测试平台的实现代码----组件和信号声明

2018-11-5 09:45:30 991 FPGA 信号

0 组件声明就是对测试对象的声明。在测试平台中，测试对象是作为一个组件来呈现的。比如 uart="" 测试平台中对="" 顶层模块的组件声明如下： -- UART 顶层模块组件声明 component uart_top generic( DATA_BIT : INTEGER := 8; TOTAL_BIT : INTEGER := 10; PARITY_RULE : PARITY := none; FULL_PULSE_COUNT : BD_COUNT := 5208; RISE_PULSE_COUNT : BD_COUNT := 2604 ); port( RxD : in std_logic; clk : in std_logic; reset_n : in std_logic; send : in std_logic; send_bus : in std_logic_vector(7 downto 0); TxD : out std_logic; error : out std_logic; recv : out std_logic; send_over : out std_logic; recv_buf : out std_logic_vector(7 downto 0) ); end component; 复制代码测试对象肯定有一些输入/输出信号，它们在测试平台中是定义为内部信号的，可以直接对这些内部信号进行赋值来控制测试对象的输入信号。实际上，一般来说测试平台的内部信号都是和测试对象的输入/输出信号一一对应的，代码如下： -- 内部信号 signal RxD : std_logic := '1'; signal clk : std_logic := '0'; signal reset_n : std_logic := '0'; signal send : std_logic := '0'; signal send_bus : std_logic_vector(7 downto 0) := (others => '0'); signal TxD : std_logic := '1'; signal error : std_logic := '0'; signal recv : std_logic := '0'; signal send_over : std_logic := '0'; signal recv_buf : std_logic_vector(7 downto 0) := (others => '0'); 复制代码 0
2018-11-5 09:45:30　　评论淘帖0 举报相关推荐 • 【FPGA】 UART测试平台的实现代码----实体声明 1425 • 【FPGA】 UART测试平台的实现代码----测试流程的控制 2166 • 【FPGA】UART顶层模块的子模块和内部信号声明 2814 • 现代商用FPGA架构的不同关键组件的演变 944 • FPGA与CPLD实现UART 59 • RS232利用FPGA实现代码 10 • 利用FPGA实现UART的设计 49 • 【FPGA】UART顶层模块的实体声明写法 2467 • 使用FPGA实现UART方案 984 • 基于电视指令系统编码组件的FPGA实现及其测试平台的研制 2