完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
设置了CFR1,CFR2,CFR3寄存器的值之后,系统锁相环稳定,PLL_LOCK输出持续为高,可是当工作在正交模式下时,有2种情况出现问题
1,若18数据为一个常数,在tx_enable由低至高之后,系统锁相环会短暂失锁,PLL_lock短暂为低,之后系统恢复锁定 2,数据变化剧烈,如从一个比较大的数变为0时,也会出现系统锁相环会短暂失锁,PLL_lock短暂为低,之后系统恢复锁定的现象 系统是外部有源晶振供20M,内部倍频至480M,内插4倍,并行数据口为60M速率。 |
|
相关推荐
2个回答
|
|
[size=13.3333330154419px]感谢你的提问!我们发现您的问题没有选择相应所属的论坛版块,为了让我们的工程师及时处理您的提问,请先将您的帖子移动到对应的论坛版块中。多谢!
[size=13.3333330154419px] [size=13.3333330154419px] [size=0.9em] [size=11.6666660308838px]ad9832驱动程序 |
|
|
|
在寄存器变化过程中,地、基准clock是否有变化 电源的驱动能力是否足够 |
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1678 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4071 浏览 2 评论
8783 浏览 1 评论
3007 浏览 1 评论
6909 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1120浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1424浏览 2评论
1337浏览 2评论
1103浏览 1评论
981浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-7 09:44 , Processed in 1.555377 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号