完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的Xillinx使用
我写这个简单的程序来读取文本文件中的数据 当我用testbench测试代码时,输出只读取第一行 图书馆IEEE; 使用IEEE.STD_LOGIC_1164.ALL; 使用IEEE.STD_LOGIC_TEXtiO.all; 使用STD.TEXTIO.all; 实体test30是 PORT(时钟:IN STD_LOGIC; dataout:OUT std_logic_vector(3 downto 0)); 结束测试30; 体系结构test的行为30是 file read_file:text; constant filename:string:=“D: 1.txt”; 开始 FILE_READ:进程(时钟) 变量line_out:line; 变量fstatus:File_open_status; 可变数据和冒号; std_logic_vector(3 downto 0); 开始 file_open(fstatus,read_file,filename,read_mode); 如果rising_edge(时钟)那么 if(不是endfile(read_file))然后 的ReadLine(READ_FILE,LINE_OUT); read(line_out,data); DATAOUT 如何在时钟的每个正边沿逐行读取数据 我应该对代码做什么修改以解决问题,谢谢你的帮助 |
|
相关推荐
2个回答
|
|
您已将file_open放入时钟进程中。
即使它不在rising_edge块内,它也会在每次更新时钟(上升沿或下降沿)时执行。 这应该在该进程之外并且在启动时仅运行一次,或者在进程内部通过打开文件而没有敏感性列表开始运行,然后等待时钟的rising_edge并在循环中读取一行直到endfile。 否则,每次进程开始时文件都会打开,并且始终从第一行开始读取。 - Gabor |
|
|
|
谢谢Mr.Gabor
|
|
|
|
只有小组成员才能发言,加入小组>>
2179 浏览 7 评论
2617 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2212 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
450浏览 1评论
1540浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2184浏览 0评论
516浏览 0评论
1658浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-14 08:15 , Processed in 1.325317 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号