发 帖  
经验: 积分:56
广西工学院
  • 0

    刚接触verilog,不知道程序该怎么读,有大神能把以下2ask解调的程序完整的解释一遍么 module ASK_two(clk,reset,x,y);input clk;input reset;input x;output y;reg y;reg[2:0]cnt;reg[2:0]m;always @(posedge clk)be ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部