发 帖  
  • 回答了问题 2012-12-26 00:18

    verilog为什么不满足要求。.

    助理工程师 wu
    module shumaxianshikongzhi( input clk,clear, output reg[3:0] Q); reg[1:0] state; reg flag; localparam S0=2'b00, S1=2'b01, S2=2'b10, S3=2'b11; always@(posedge clk) ...
  • 回答了问题 2012-12-26 00:07

    verilog为什么不满足要求。.

    助理工程师 wu
    module shumaxianshikongzhi( input clk,clear, output reg[3:0] Q); reg[1:0] state; reg flag; localparam S0=2'b00, S1=2'b01, S2=2'b10, S3=2'b11; always@(posedge clk) ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部