1653485088.363500的回答_汽车电子,硬件工程师 - 电子技术论坛

1653485088.363500

经验：积分：143

硬件工程师李群自动化

广东省深圳市丨设计开发工程

查看完整档案 >>

+关注发私信

他的提问 4 他的回答 8 去回答

回答了问题 2017-11-19 22:39

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

正确解决办法： ①我尝试了各种办法，今天尝试选择VHDL输出的IP，然后顶层文件、testbench继续保持Verilog格式，然后仿真（设置Verilog，与testbench格式一样），最终RTL仿真可以正常仿真，门级仿真当然也可以。 ② ...
回答了问题 2017-11-16 00:42

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

我今天试了一下，进行RTL仿真的时候还是不行，最好按照你的方法完全跑了一遍，也不行。然后我尝试了一下Gate Level仿真，通过门级仿真之后，c0就有输出了，就是RTL仿真有问题，难道我仿真设置哪错了？还是？ ...
回答了问题 2017-11-14 09:50

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

20ns反转，正反各反转一次才是一个周期，20ns对应是25MHz是没错的；另外关于仿真时间设置，我之前设置过1ns/1ps，但输出没区别，后面就没有改了。仿真时间设置，我之前只是调整了testbench，以及软件里面的setup ...
回答了问题 2017-11-13 18:25

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

最近Intel刚刚更新了Quartus17.1，我下载使用之后，发现还是PLL输出高阻态，总感觉是PLL核本身有问题，Intel的IP核某些状态位无法跳转导致的输出高阻。
回答了问题 2017-11-13 18:22

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

还处于仿真阶段呢。仿真的时候PLL无输出（输出高阻态）
回答了问题 2017-11-7 11:44

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

尝试过了，也不行！通常去掉复位输入，pll的c0输出就变成不定值了
回答了问题 2017-11-7 10:02

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

咨询过一些大牛，和多次尝试，问题出在软件上，正版的软件也没办法仿真。目前一个比较折中的解决方案是：器件选10CL16型号，但是PLL选用Cyclone V的PLL库，是能够正常综合编译、仿真的。但这种办法还没有进行上板验 ...
回答了问题 2017-11-5 12:02

Quartus17.0调用Modelsim仿真PLL无输出

郑荣魁
硬件工程师深圳光启高等理工研究院

各位，再补一个顶层代码和testbench代码： ①top_pll3： module top_pll3( clk25M, rst_n, clk_50M, locked ); input clk25M; input rst_n; output clk_50M; output locked; wire clk_50M; wire l ...

ta 的专栏

成就与认可

获得 0 次赞同
获得 6 次收藏

关注

粉丝

搜索历史

成就与认可

站长推荐 /9