axpro的个人主页_可编程逻辑,人工智能,资深FPGA开发工程师 - 电子技术论坛

axpro

经验：积分：633

资深FPGA开发工程师中科驭数（北京）科技有限公司

北京市东城区丨设计开发工程

查看完整档案 >>

+关注他发私信

他的动态

发布了帖子 2024-3-7 13:54

4

Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP，高性能应用介绍

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

Multi-ChannelPCIe QDMA&RDMA IP1 介绍基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO ...

来源：FPGA开发者技术社区标签： PCIe dma Xilinx FPGA 控制器
发布了文章 2024-2-25 09:59

高性能无损数据解压缩FPGA IP，LZO无损数据解压缩IP

LZOAccel-D是一个无损数据解压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收压缩的输入数据块，产生解压缩后的数据块。Core分析数据块的头和尾，检查输入数据块的错误，并且输出解压缩后的数据载荷，所以用户不需要处...

0

784次阅读

0条评论
发布了文章 2024-2-22 20:05

V4L2视频采集，基于PCIe的多路视频采集与显示子系统

视频采集与显示子系统可以实时采集多路视频信号，并存储到视频采集队列中，借助高效的硬实时视频帧出入队列管理和PCIe C2H DMA引擎，将采集到的视频帧实时传递到上位机采集缓冲区。在超带宽视频采集情况下，支持采集丢帧操作，后续视频可以正常采...

0

1807次阅读

0条评论
发布了文章 2024-2-22 11:11

Xilinx高性能PCIe DMA控制器IP，8个DMA通道

基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIF...

0

3057次阅读

2条评论
发布了文章 2024-2-21 15:15

PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller

PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功...

0

1998次阅读

0条评论
关注了版块 2024-2-21 11:03

活动会议
3242 人关注
发布了帖子 2024-2-21 10:16

2

Xilinx FPGA NVMe Host Controller IP，NVMe主机控制器

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

NVMe Host Controller IP1 介绍NVMe Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/FIFO接口和数据 ...

来源：FPGA开发者技术社区标签： NVMe PCIe SSD DMA
关注了版块 2024-2-21 10:12

FPGA开发者技术社区
6839 人关注
发布了文章 2024-2-18 11:27

Xilinx FPGA NVMe控制器，NVMe Host Controller IP

NVMe Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/FIFO接口和数据读取AXI4-Stream/FIFO接口...

0

1589次阅读

0条评论
评论了文章 2024-1-8 16:09

高性能NVMe Host Controller IP应用解决方案

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

联系方式：Email：neteasy163z@163.com
发布了帖子 2021-1-13 22:17

0

SATA3.0主机控制器IP

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

SATA3.0 Host Controller IPSATA3.0 Host IP不仅实现了SATA协议的PHY（物理层）、Link（链路层）和TRN（传输层），并且实现了CMD（命令层）和APP（应用层），支持1.5、3和6Gbps传输速率，和SATA规范完全兼容。SATA3. ...

来源：FPGA|CPLD|ASIC论坛
发布了帖子 2020-11-25 22:27

1

基于PCIe DMA的多通道数据采集和回放IP

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

基于PCIe DMA的多通道数据采集和回放IP在主机端PCIe驱动的控制和调度下，数据采集与回放IP Core可以同时完成对多个通道数据的采集以及回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制 ...

来源：FPGA|CPLD|ASIC论坛
发布了帖子 2020-11-1 21:45

0

基于PCIe和V4L2的8通道视频采集&显示IP

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

基于PCIe和V4L2的8通道视频采集&显示IPVideo Capture&Display IP for V4L2在主机端视频设备内核驱动V4L2 的控制和调度下，Video Capture&DisplayIP Core可以同时完成对8个视频通道数据的采集以及8个视频通道数据的显 ...

来源：FPGA|CPLD|ASIC论坛标签：视频采集
发布了帖子 2018-12-21 23:12

0

基于FPGA的高性能无损数据解压缩IP

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

LZOAccel-D LZO Data Decompression CoreLZOAccel-D是一个无损数据解压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收压缩的输入数据块，产生解压缩后的数据块。Core分析数据块的头和尾，检查输入数据块的错误 ...

来源：FPGA|CPLD|ASIC论坛标签： FPGA 接口
发布了帖子 2018-12-21 23:10

0

基于FPGA的高性能无损数据压缩IP

axpro
资深FPGA开发工程师中科驭数（北京）科技有限公司

LZOAccel-C LZO Data Compression CoreLZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收未压缩的输入数据块，产生压缩后的数据块。Core使用合适的头和尾封装了压缩后的数据载荷，所以 ...

来源：芯片求购|供应发布区