发 帖  
经验: 积分:2
IC设计 AMD
上海市 浦东新区 设计开发工程
  • 0

    IC设计
    Delay Calculation Basic 1)cell delay 和 interconnect delay 2)仅考虑cell delay时,cell的delay由库中的模型,根据input slew(transition)和output capacitance查表得到。 其中总电容等于所有fanout cell的inpu ...
  • 0

    IC设计
    CMOS Logic gate 对输入逻辑0或1时,CMOS逻辑门并不会从输入或电源拉电流 对于前一级,CMOS仅表现为一个电容负载; 对于后一级,表现为电阻(沟道电阻) CMOS Cell模型 输出驱动电容为所有被驱动的cell的input电容 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部